特許
J-GLOBAL ID：200903057748792977
半導体装置及び半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
青木 篤
, 鶴田 準一
, 西山 雅也
公報種別：公開公報
出願番号（国際出願番号）：特願2004-310649
公開番号（公開出願番号）：特開2006-128169
出願日： 2004年10月26日
公開日（公表日）： 2006年05月18日
要約：
【課題】 複数の半導体チップが積層して配置された半導体装置及び半導体装置の製造方法に関し、下段側の半導体チップに接続されたワイヤが変形しにくく、且つ薄型に構成することのできる半導体装置を提供することを目的とする。【解決手段】 半導体装置は、基板12に搭載された第1の半導体チップ14と、第1の半導体チップ14に積層して配置された第2の半導体チップ16と、第1及び第2の半導体チップを基板12に電気的に接続するワイヤ26,28とからなり、第2の半導体チップ16は、第1の接着層38と第2の接着層40とを含み、その界面に微細な凹凸構造42が一様に形成された絶縁性接着層36により第1の半導体チップ14に固定され、第1のワイヤ26の少なくとも一部が絶縁性接着層36の第1の接着層38に入り込んでいる構成とする。【選択図】 図1
請求項（抜粋）：
チップ搭載部材に搭載された第1の半導体チップと、
該第1の半導体チップ上に積層して配置された第2の半導体チップとを含む半導体装置において、
該第1の半導体チップと該第2の半導体チップとの間には重ね合わせられた物性の異なる第1の接着層と第2の接着層とからなる絶縁性接着層が配設され、
該第1の接着層と該第2の接着層との界面には微細な凹凸構造が一様に形成されている、
ことを特徴とする半導体装置。
IPC (4件)：
H01L 25/18
, H01L 25/07
, H01L 25/065
, H01L 21/60
H01L25/08 Z
, H01L21/60 301C
5F044AA02
, 5F044HH02
, 5F044JJ03
