特許
J-GLOBAL ID：200903089149448884

半導体装置及びその製造方法

発明者：
熊谷 欣一

熊谷 欣一 について

, 
渡部 光久

渡部 光久 について

, 
高島 晃

高島 晃 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願2002-232452
公開番号（公開出願番号）：特開2004-072009
出願日： 2002年08月09日
公開日（公表日）： 2004年03月04日
要約：
【課題】複数の半導体チップをフェイスアップ状態で積層状に配線基板上に搭載し、絶縁性基板のワイヤーボンディング電極パターン部と半導体チップのワイヤーボンディング電極パターンとをワイヤーボンディングにより接続するスタックドパッケージについて、低コスト、かつ、搭載する半導体チップの形状等の制限が緩和された半導体製造装置及びその製造方法を提供する。【解決手段】上記のスタックドパッケージであって、半導体チップ同士を接着する絶縁性接着層の厚さを、少なくとも下側半導体チップの表面からボンディングワイヤーのワイヤーループの最頂点までの高さ以上に厚くし、上記絶縁性接着層の上記下側半導体チップの表面上に占める領域が、上記下側半導体チップのワイヤーボンディング電極パターン領域と少なくとも一部重複するように形成し、ボンディングワイヤーを上記接着層に内在させたことを特徴とする半導体装置及びその製造方法を提供することにより課題を解決する。【選択図】 図1
請求項（抜粋）：
少なくとも、第1の半導体チップと、第2の半導体チップとが、表面側配線層が中間絶縁層を貫通して形成された貫通孔を通して裏面側配線層と電気的に接続された実装用外部端子を有する配線基板に搭載され、封止用樹脂にて封止されている半導体装置であって、 前記配線基板の表面と、前記第1の半導体チップの非回路形成面とが第1の絶縁性接着層を介して接着され、 前記第1の半導体チップのワイヤーボンディング電極パターンを有する回路形成面と前記第2の半導体チップの非回路形成面とが前記第1の半導体チップのワイヤボンディング電極パターンの領域の少なくとも一部を含むように、第2の絶縁性接着層を介して接着され、 前記配線基板の前記表面側配線層に形成されたワイヤーボンディング電極パターンと、前記第1の半導体チップ及び前記第2の半導体チップのワイヤーボンディング電極パターンを有する回路形成面のワイヤーボンディング電極パターンとが、ボンディングワイヤーで接続され、 かつ、前記第2の絶縁性接着層は少なくとも前記第1の半導体チップに接続形成されたボンディングワイヤーのワイヤーループ最頂点高さより厚く形成されていることを特徴とする半導体装置。
IPC (4件)：
H01L25/065 ,  H01L21/52 ,  H01L25/07 ,  H01L25/18
FI (2件)：
H01L25/08 Z ,  H01L21/52 E
Fターム (1件)：
5F047BA21
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM