特許
J-GLOBAL ID：200903058054816816
半導体デバイス試験装置及び試験方法
発明者：
出願人/特許権者：
代理人 (1件)：
龍華 明裕
公報種別：公開公報
出願番号（国際出願番号）：特願平11-179047
公開番号（公開出願番号）：特開2001-004705
出願日： 1999年06月24日
公開日（公表日）： 2001年01月12日
要約：
【要約】【課題】 試験パターンを簡単かつ迅速に確認するために、試験パターンを格納する不良解析部を備えた半導体デバイス試験装置を提供する。【解決手段】 本発明の半導体デバイス試験装置100は、パターン発生器10、デバイス差込部40、比較器50及び不良解析部60を備える。パターン発生器10は、半導体デバイス200に印加する入力信号パターン12と半導体デバイスから出力されるべき期待値信号パターン14とを発生させる。デバイス差込部40は、半導体デバイス200を差し込み、入力信号パターンを受け取ってこれを半導体デバイス200に与えるとともに、半導体デバイス200から出力された出力信号パターン42を受け取る。比較器50は、出力信号パターン42と期待値信号パターン14とを論理比較してフェイル信号52を出力する。不良解析部60は、フェイル信号52と入力信号パターン12及び期待値信号パターン14の少なくとも一方を含む試験パターン18とを受け取って格納する。これにより、試験パターン18を簡単かつ迅速に確認できる。
請求項（抜粋）：
半導体デバイスを試験する半導体デバイス試験装置であって、前記半導体デバイスに印加するための入力信号パターンと、前記半導体デバイスから出力されるべき期待値信号パターンとを発生させるパターン発生器と、前記半導体デバイスを差し込み、前記入力信号パターンを受け取ってこれを前記半導体デバイスに与えるとともに、前記半導体デバイスから出力された出力信号パターンを受け取るデバイス差込部と、前記出力信号パターンと、前記パターン発生器から受け取る前記期待値信号パターンとを論理比較してフェイル信号を出力する比較器と、前記フェイル信号と、前記入力信号パターン及び前記期待値信号パターンの少なくとも一方を含む試験パターンとを受け取って格納する不良解析部とを備えることを特徴とする半導体デバイス試験装置。
Fターム (4件)：
2G032AA07
, 2G032AE10
, 2G032AG01
, 2G032AL04
