特許
J-GLOBAL ID：200903058228400860
電源装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2008-057496
公開番号（公開出願番号）：特開2009-219184
出願日： 2008年03月07日
公開日（公表日）： 2009年09月24日
要約：
【課題】低コストでマルチフェーズ電源を実現可能な電源装置を提供する。【解決手段】例えば、複数の半導体デバイスDEV[1]〜DEV[n]のそれぞれが、トリガ入力端子TRG_IN、トリガ出力端子TRG_OUT、およびTRG_INから入力されたパルス信号を遅延させてTRG_OUTに出力するタイマ回路TMを備える。DEV[1]〜DEV[n]は、自身のTRG_INが自身以外の1個の半導体デバイスのTRG_OUTに接続されることで、互いにリング状に接続される。DEV[1]〜DEV[n]のそれぞれは、TRG_INからのパルス信号を起点としてスイッチング動作を行い、自身に対応するインダクタLに電流を流す。また、DEV[1]は、スタートトリガ端子STが例えば接地電圧GNDに設定されることで、起動時に一度だけ前述したパルス信号の生成を行う。【選択図】図1
請求項（抜粋）：
複数の半導体デバイスと、
前記複数の半導体デバイスにそれぞれ結合される複数のインダクタと、
前記複数のインダクタに共通に結合される出力コンデンサとを備え、
前記複数の半導体デバイスのそれぞれは、
外部電源電圧が入力される電源入力端子と、
接地電源電圧が入力される接地電圧端子と、
前記複数のインダクタの中の自身に対応するインダクタに結合されるスイッチ端子と、
第1パルス入力信号が入力される第1入力端子と、
前記第1パルス入力信号を受け、第1遅延時間を経過した後に第1パルス出力信号を生成する第1回路と、
前記第1パルス出力信号を出力する第1出力端子と、
前記スイッチ端子を前記電源入力端子または前記接地電圧端子に結合するトランジスタと、
前記第1パルス入力信号を起点として前記トランジスタのオン・オフを制御する制御回路とを備え、
前記複数の半導体デバイスは、自身の第1出力端子が、自身以外のいずれか1個の半導体デバイスの第1入力端子に結合されることで、互いにリング状に結合されていることを特徴とする電源装置。
IPC (1件)：
FI (2件)：
H02M3/155 W
, H02M3/155 H
5H730AA10
, 5H730AA15
, 5H730AA16
, 5H730BB13
, 5H730BB25
, 5H730BB82
, 5H730BB88
, 5H730DD04
, 5H730EE13
, 5H730FD01
, 5H730FD41
, 5H730FF06
, 5H730FF09
, 5H730FG05
, 5H730FG16
, 5H730XX12
, 5H730XX15
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
