特許
J-GLOBAL ID：200903058279817870
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
井内 龍二
公報種別：公開公報
出願番号（国際出願番号）：特願平8-347458
公開番号（公開出願番号）：特開平10-189609
出願日： 1996年12月26日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 従来より活性層と埋め込み酸化膜との界面にゲッタリング層が形成されたSOI基板が存在していたが、ゲッタリング層は内部に固定電荷を有し、またゲッタリング層と埋め込み酸化膜等の界面の構造欠陥に起因して界面準位を有するため、このSOI基板上に半導体素子を形成すると半導体素子との間に電位が発生し、半導体素子の特性を劣化させたり、特性をばらつかせるという課題があった。【解決手段】 埋め込み酸化膜12内とMOSトランジスタ20形成領域との間であって、チャネル部26の下方領域にゲッタリング層16のない領域が形成されているSOI基板10を用い、このSOI基板10上にMOSトランジスタ20を含む半導体装置を形成する。
請求項（抜粋）：
SOI(Silicon On Insulator)構造における少なくとも絶縁層内あるいは該絶縁層と素子形成領域との間にゲッタリング層が形成された半導体装置であって、チャネル部の下方領域にゲッタリング層のない領域が形成されていることを特徴とする半導体装置。
IPC (2件)：
FI (5件)：
H01L 21/322 G
, H01L 21/322 J
, H01L 21/322 N
, H01L 21/322 Q
, H01L 27/12 B
