特許
J-GLOBAL ID:200903058312661660

半導体シリコンプロセス技術によって作製した試料台

発明者:
出願人/特許権者:
代理人 (1件): 松下 義治
公報種別:公開公報
出願番号(国際出願番号):特願2005-044604
公開番号(公開出願番号):特開2006-226970
出願日: 2005年02月21日
公開日(公表日): 2006年08月31日
要約:
【課題】 本発明が解決しようとする課題は、メッシュのように表面の平坦度の問題やバックグランドノイズとなることが無く、試料の追加加工が可能であって、その作製に熟練技術を要しないでピンポイントサンプリングした試料を固定することができる試料台を提供することにある。【解決手段】 本発明の試料台は、シリコン基板を素材として、形状と10μm以下の厚さ構造を半導体シリコンプロセス技術によって作製し、本発明の試料台は、試料部分がかからないように半切りメッシュ上に試料台を貼着した。また、試料が取り付けられる箇所が同一基板上に複数個配置されるようにした。【選択図】 図1
請求項(抜粋):
シリコン基板を素材として、二次元形状と10μm以下の厚さ構造を半導体シリコンプロセス技術によって作製した試料台。
IPC (1件):
G01N 1/28
FI (2件):
G01N1/28 W ,  G01N1/28 F
Fターム (4件):
2G052DA33 ,  2G052EC14 ,  2G052GA34 ,  2G052JA13
引用特許:
出願人引用 (2件) 審査官引用 (3件)

前のページに戻る