特許
J-GLOBAL ID:200903058450128698
光集積素子の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
長谷川 芳樹 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-151309
公開番号(公開出願番号):特開2002-344067
出願日: 2001年05月21日
公開日(公表日): 2002年11月29日
要約:
【要約】【課題】ジョイント境界における結晶の異常成長を低減可能な光集積素子の製造方法を提供する。【解決手段】InP半導体基板1の主面1a上にp型III-V族化合物半導体活性層膜17を成長する。第1のマスク層11が設けられているので、半導体結晶は、マスク11上には成長されない。p型III-V族化合物半導体活性層膜17は、OMVPE法でIII-V族化合物半導体膜15上にエピタキシャル成長される。III-V族化合物活性層膜17は、例えばInP膜を含むことができる。III-V族化合物半導体膜17は、III-V族化合物半導体活性層膜15上に成長されるだけでなく、エッチング側面11a上にも成長される。III-V族化合物活性層膜17は、また、III-V族化合物半導体活性層膜17の成膜の際に第1のマスク層11とキャップ膜9aとの間にも形成される。このため、LD領域とEA領域との境界では、半導体結晶の異常成長が低減される。
請求項(抜粋):
互いに光学的に結合された第1および第2の半導体光デバイスを含む光集積素子を基板上に製造する光集積素子の製造方法であって、前記基板の主面は、前記第1の半導体光デバイスが形成される部分を含む第1の領域と、前記第2の半導体光デバイスが形成される部分を含む第2の領域とを備え、前記第1の半導体光デバイスのためのIII-V族化合物半導体膜上にIII-V族化合物半導体を含むキャップ膜を成長する工程と、前記第1の領域における前記キャップ膜上に絶縁層マスクを形成する工程と、前記絶縁層マスクを用いて前記キャップ膜をエッチングして前記キャップ膜にサイドエッチを生成する工程と、前記第2の領域における前記III-V族化合物半導体膜を前記絶縁層マスクを用いてエッチングして、第1の半導体部を形成する工程と、前記絶縁層マスクを残した状態で、前記第2の領域に、前記第2の半導体光デバイスのためのIII-V族化合物半導体を含む第2の半導体部を形成する工程とを備える光集積素子の製造方法。
IPC (4件):
H01S 5/026 610
, G02B 6/122
, G02B 6/13
, G02F 1/025
FI (4件):
H01S 5/026 610
, G02F 1/025
, G02B 6/12 B
, G02B 6/12 M
Fターム (30件):
2H047KA04
, 2H047MA07
, 2H047PA05
, 2H047PA06
, 2H047PA14
, 2H047PA24
, 2H047QA02
, 2H047RA08
, 2H047TA05
, 2H047TA11
, 2H047TA44
, 2H079AA02
, 2H079AA13
, 2H079BA01
, 2H079CA05
, 2H079DA16
, 2H079EA05
, 2H079EA07
, 2H079EB04
, 2H079KA18
, 5F073AA22
, 5F073AA45
, 5F073AA64
, 5F073AA74
, 5F073AB21
, 5F073AB25
, 5F073CA12
, 5F073CB10
, 5F073DA05
, 5F073DA22
引用特許:
前のページに戻る