特許
J-GLOBAL ID：200903059135256420

不揮発性半導体記憶装置及びその消去方法

発明者：
藤原 一郎

藤原 一郎 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-264501
公開番号（公開出願番号）：特開2001-085546
出願日： 1999年09月17日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】MONOS型メモリトランジスタの消去Vthの収束性を上げるとともに、消去速度の高速化を図る。【解決手段】半導体のチャネル形成領域とゲート電極との間に介在するゲート絶縁膜内に平面的に離散化された電荷蓄積手段を含むメモリトランジスタに対し、その消去Vthの収束性向上ができる消去時のオペレーションとして、書き込み-消去、消去後に少なくとも1回の書き込み-消去、または複数回の書き込み-消去を行う。また、消去速度の高速化のために、メモリトランジスタの印加電圧に対するしきい値電圧変化のヒステリシス曲線において消去側で極値をとる変曲点の電圧の絶対値が電圧印加時間の短縮にともなって大きくなる現象に対応して、消去電圧および/または消去時間を最適化して設定する。
請求項（抜粋）：
半導体の表面部分にチャネル形成領域を挟んで形成されたソース領域およびドレイン領域と、当該チャネル形成領域上に設けられ内部に平面的に離散化された電荷蓄積手段を含むゲート絶縁膜と、当該ゲート絶縁膜上のゲート電極とを備えたメモリトランジスタを有する不揮発性半導体記憶装置の消去方法であって、上記メモリトランジスタに対する消去時のオペレーションとして、書き込みと消去を複数回繰り返す不揮発性半導体記憶装置の消去方法。
IPC (5件)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/02 ,  H01L 27/115
FI (5件)：
H01L 29/78 371 ,  G11C 17/00 612 C ,  G11C 17/00 612 D ,  G11C 17/00 612 E ,  H01L 27/10 434
Fターム (42件)：
5B025AA04 ,  5B025AA07 ,  5B025AB01 ,  5B025AE05 ,  5F001AA14 ,  5F001AA19 ,  5F001AB04 ,  5F001AC01 ,  5F001AD12 ,  5F001AD41 ,  5F001AD51 ,  5F001AD52 ,  5F001AE02 ,  5F001AE03 ,  5F001AE08 ,  5F001AF05 ,  5F001AF06 ,  5F001AF07 ,  5F001AF10 ,  5F001AG07 ,  5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP77 ,  5F083ER11 ,  5F083ER14 ,  5F083ER19 ,  5F083ER30 ,  5F083GA17 ,  5F083GA30 ,  5F083JA04 ,  5F083JA35 ,  5F083JA39 ,  5F083KA06 ,  5F083KA12 ,  5F083LA12 ,  5F083LA20 ,  5F083MA03 ,  5F083MA06 ,  5F083MA19 ,  5F083MA20
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
引用文献：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM