特許
J-GLOBAL ID：200903059323902941

半導体装置およびその製造方法

発明者：
福井 靖樹

福井 靖樹 について

, 
宮田 浩司

宮田 浩司 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (4件)： 原 謙三 ,  木島 隆一 ,  圓谷 徹 ,  金子 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-324356
公開番号（公開出願番号）：特開2004-158716
出願日： 2002年11月07日
公開日（公表日）： 2004年06月03日
要約：
【課題】複数の半導体チップを積層する半導体装置において、上に搭載された半導体チップの一部が突出する場合、突出部分に設けられた電極端子において良好なワイヤーボンディングを行える半導体装置およびその製造方法を提供する。【解決手段】基板1に搭載されている第1半導体チップ2に重ねて、回路形成面3aの裏面側に搭載用接着層4が形成された第2半導体チップ3を搭載する場合、搭載用接着層4が、接着剤として機能するとともに、第1半導体チップ2の外縁より突出している第2半導体チップ3の突出部分を支持する支持部材としても機能している半導体装置10では、第2半導体チップ3と基板1とを安定にワイヤーボンディングできる。【選択図】 図1
請求項（抜粋）：
複数の半導体チップが回路基板上に積層されている半導体装置において、 第1半導体チップが、第1半導体チップの回路形成面の裏面と回路基板とを向かい合わせた状態で回路基板上に、または第3半導体チップ上に搭載されており、 第2半導体チップが、前記第1半導体チップの回路形成面と第2半導体チップの回路形成面の裏面とを向かい合わせた状態で、かつ第2半導体チップの外縁の少なくとも一辺が第1半導体チップの外縁より突出している状態で、第1半導体チップ上に搭載されており、 前記第1半導体チップおよび第2半導体チップと前記回路基板とがワイヤーボンディング接続されているとともに、 前記第2半導体チップの回路形成面の裏面側には、搭載用接着層が形成されており、 前記搭載用接着層が、第2半導体チップを第1半導体チップ上に搭載するための接着剤として機能しているとともに、第1半導体チップの外縁より突出している第2半導体チップの突出部分と回路基板または第3半導体チップとの間に存在する間隙に充填されていることを特徴とする半導体装置。
IPC (4件)：
H01L25/065 ,  H01L21/52 ,  H01L25/07 ,  H01L25/18
FI (2件)：
H01L25/08 Z ,  H01L21/52 A
Fターム (5件)：
5F047BA33 ,  5F047BA34 ,  5F047BB01 ,  5F047BB11 ,  5F047BB19
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM