特許
J-GLOBAL ID：200903059359559925

半導体装置及び半導体装置の製造方法

発明者：
芳村 淳

芳村 淳 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-304745
公開番号（公開出願番号）：特開2003-110091
出願日： 2001年09月28日
公開日（公表日）： 2003年04月11日
要約：
【要約】【課題】 チップ搭載基板を小型化することが可能な半導体装置の製造方法を提供する。【解決手段】 集積回路チップ12と、該集積回路チップの端子に接続された第1の接続端子とを有する第1の基板10を用意する工程と、第1の接続端子に接続される第2の接続端子を有する第2の基板20を用意する工程と、第1の基板及び第2の基板の少なくとも一方の基板の対向面上に設けられた金属接着材を、第1の基板及び第2の基板上でそれぞれ第1の接続端子、第2の接続端子から離間して形成された第1の接続部分と第2の接続部分間に介在させながら第1の基板と第2の基板とを熱圧着することにより、第1の基板と第2の基板とを積層する工程とを備える。
請求項（抜粋）：
集積回路チップと、該集積回路チップの端子に接続された第1の接続端子とを有する第1の基板を用意する工程と、前記第1の接続端子に接続される第2の接続端子を有する第2の基板を用意する工程と、前記第1の基板及び第2の基板の少なくとも一方の基板の対向面上に設けられた金属接着材を、前記第1の基板及び第2の基板上でそれぞれ前記第1の接続端子、第2の接続端子から離間して形成された第1の接続部分と第2の接続部分間に介在させながら前記第1の基板と第2の基板とを熱圧着することにより、前記第1の基板と第2の基板とを積層する工程と、を備えたことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 25/10 ,  H01L 25/11 ,  H01L 25/18
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM