特許
J-GLOBAL ID：200903059835898458
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (2件)：
中前 富士男
, 来田 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願2008-023114
公開番号（公開出願番号）：特開2009-187980
出願日： 2008年02月01日
公開日（公表日）： 2009年08月20日
要約：
【課題】基板側実装面の端子面にコスト削減が可能なめっき材料を使用して厚めっきを可能とし、実装側端子の側面も酸化防止用の膜を形成できる半導体装置の製造方法を提供する。【解決手段】半導体素子11と、その周囲にエリアアレイ状に配置された柱状端子14と、半導体素子11の電極パッド15と柱状端子14のワイヤボンディング部12を電気的に連結するボンディングワイヤ16とを有し、半導体素子11、ボンディングワイヤ16及び柱状端子14の一部を樹脂封止し、封止樹脂17の下端より各柱状端子14の一部を突出させ、各柱状端子14は表側と裏側からそれぞれハーフエッチングにより形成され、かつ各柱状端子14の上面には金めっき(又は、錫めっき、錫合金めっき、ニッケルめっき)23がなされ、封止樹脂17より突出する各柱状端子14の下面には錫めっき(又は、錫合金めっき、ニッケルめっき)25がなされている。【選択図】図1
請求項（抜粋）：
銅又は銅合金からなるリードフレーム素材に対して、中央部の素子搭載領域を囲んで配置され上面がワイヤボンディング部となる柱状端子を形成する第1の回路パターンを表側に、下面が外部接続端子部となる前記柱状端子を含む第2の回路パターンを裏側にそれぞれレジスト膜によって形成する第1工程と、前記第1、第2の回路パターンが表裏に形成された前記リードフレーム素材の表側に第1のめっき層を、前記リードフレーム素材の裏側に第2のめっき層を形成する第2工程と、前記リードフレーム素材をその表側から前記第1のめっき層をレジスト膜として第1のエッチング液を用いてハーフエッチングする第3工程と、前記第3工程でハーフエッチングした前記リードフレーム素材の表側の前記素子搭載領域に半導体素子を搭載してワイヤボンディングした後、樹脂封止する第4工程と、樹脂封止された該半導体装置の中間製品を、前記第2のめっき層をレジスト膜として、第2のエッチング液を用いてハーフエッチングし前記柱状端子を個々に分離する第5工程とを有する半導体装置の製造方法において、
前記第1のめっき層を、1)下地ニッケルめっきを介して形成された金めっき、2)下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、3)下地めっき無しのニッケルめっき、4)下地めっき無しの錫めっき又は錫合金めっきのいずれか1によって形成し、
前記第2のめっき層を、1)下地ニッケルめっきを介して形成された錫めっき又は錫合金めっき、2)下地めっき無しのニッケルめっき、3)下地めっき無しの錫めっき又は錫合金めっきのいずれか1によって形成し、
前記第1、第2のエッチング液に、前記リードフレーム素材は溶かすが前記第1のめっき層及び前記第2のめっき層を溶かさないアルカリエッチング液を用いることを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L23/50 D
, H01L23/12 501T
5F067AB04
, 5F067BC12
, 5F067BE07
, 5F067DA16
, 5F067DC11
, 5F067DC16
, 5F067DC17
, 5F067DC18
, 5F067DE01
, 5F067DF01
出願人引用 (1件)
-
半導体装置の製造方法
公報種別：公開公報
出願番号：特願平11-193225
出願人：株式会社三井ハイテック
審査官引用 (3件)
前のページに戻る
