特許
J-GLOBAL ID：200903060001172547

半導体装置及びその製造方法

発明者：
柳原 学

柳原 学 について

, 
中澤 一志

中澤 一志 について

, 
田中 毅

田中 毅 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2006-054824
公開番号（公開出願番号）：特開2006-279032
出願日： 2006年03月01日
公開日（公表日）： 2006年10月12日
要約：
【課題】半導体層の表面準位によって生じる逆方向バイアス時のリーク電流を低減する半導体装置を実現できるようにする。【解決手段】半導体装置は、基板1の上に形成された第1の半導体層4と、第1の半導体層4の上に互いに間隔をおいて形成されたショットキー電極7及びオーミック電極8と、ショットキー電極7及びオーミック電極8を露出し且つ第1の半導体層4の上を覆うように形成された第2の半導体層5とを備えている。第2の半導体層5は、第1の半導体層4と比べてバンドギャップが大きい半導体層である。【選択図】図1
請求項（抜粋）：
基板の上に形成された第1の半導体層と、 前記第1の半導体層の上に互いに間隔をおいて形成されたショットキー電極及びオーミック電極と、 前記ショットキー電極及びオーミック電極を露出し且つ前記第1の半導体層の上を覆うように形成され、前記第1の半導体層と比べてバンドギャップが大きい第2の半導体層とを備えていることを特徴とする半導体装置。
IPC (6件)：
H01L 29/872 ,  H01L 29/47 ,  H01L 29/812 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/06
FI (4件)：
H01L29/48 F ,  H01L29/80 H ,  H01L29/06 301F ,  H01L29/48 D
Fターム (40件)：
4M104AA04 ,  4M104BB05 ,  4M104BB14 ,  4M104CC03 ,  4M104DD08 ,  4M104DD17 ,  4M104DD34 ,  4M104DD68 ,  4M104DD79 ,  4M104EE02 ,  4M104EE17 ,  4M104FF10 ,  4M104FF13 ,  4M104GG03 ,  4M104GG12 ,  4M104HH20 ,  5F102FA01 ,  5F102GA14 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GM08 ,  5F102GM10 ,  5F102GN04 ,  5F102GN10 ,  5F102GQ01 ,  5F102GR04 ,  5F102GS03 ,  5F102GT03 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102GV09 ,  5F102HC01 ,  5F102HC11
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM