特許
J-GLOBAL ID:200903060166076437

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-328740
公開番号(公開出願番号):特開平9-167488
出願日: 1995年12月18日
公開日(公表日): 1997年06月24日
要約:
【要約】【課題】 データ保持電流が低減された大容量DRAMを提供する。【解決手段】 通常動作モードにおいては、同時に選択状態とされる複数のメモリマット(MM♯0〜MM♯3)を有するDRAMにおいて、リフレッシュ動作時には、1つのメモリマット(MM♯0)において複数のメモリサブアレイ(MB♯0,MB♯2,MB♯4,MB♯6)に対して同時にリフレッシュ動作を実行する。制御信号を1つのメモリマットに対してのみ駆動するだけでよく、データ保持モード時における消費電流を低減することができ、また回路動作を低速とすることにより、ピーク電流を低減することができる。
請求項(抜粋):
各々が行列状に配列される複数のメモリセルを有する複数のメモリマット、データ入出力を行なう通常動作モードと異なるデータ保持モードが指定されているかを外部から与えられる信号に従って検出する検出手段、および前記検出手段からのデータ保持モード検出指示に応答して、前記複数のメモリマットのうちの選択状態とされるメモリマットの数を前記通常動作モード時におけるそれと異ならせるマット変更手段を備える、半導体記憶装置。
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る