特許
J-GLOBAL ID:200903060389040507
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
後藤 洋介 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-069805
公開番号(公開出願番号):特開2000-269230
出願日: 1999年03月16日
公開日(公表日): 2000年09月29日
要約:
【要約】【課題】 遮断周波数の上昇と容量の低減とを、同時に実現することである。【解決手段】 高濃度なコレクタ領域の形成を一部の必要な領域に制限することで、遮断周波数の低下を押さえ、しかもコレクタ容量の上昇も抑制することを可能とする。
請求項(抜粋):
半導体基板を有する半導体装置において、前記半導体基板表面の一部に形成された第1濃度を有する第1導電型埋め込み層と、前記第1濃度を有する第1導電型埋め込み層に達する開口部と、該開口部側面に形成された絶縁膜と、前記開口部によって囲まれた内部領域に形成された第1の第1導電型単結晶層と、前記第1濃度を有する第1導電型単結晶層の上に形成された表面の位置が少なくとも該絶縁膜よりも上である第2の第1導電型単結晶層32と、該絶縁膜の周囲に表面の位置が第2の第1導電型単結晶膜とほぼ同じである第3の第1導電型単結晶膜と、該絶縁膜の上に及び第2、第3の第1導電型単結晶膜上に形成された第2濃度を有する第1導電型単結晶膜と、該第2濃度を有する第1導電型単結晶膜上に形成された第2導電型単結晶膜と、を有し、該第2導電型単結晶膜がベースであることを特徴とする半導体装置。
IPC (3件):
H01L 21/331
, H01L 29/73
, H01L 21/205
FI (2件):
Fターム (26件):
5F003AP05
, 5F003BA97
, 5F003BB07
, 5F003BC01
, 5F003BE02
, 5F003BG05
, 5F003BH18
, 5F003BM01
, 5F003BP21
, 5F003BP32
, 5F003BP33
, 5F003BP46
, 5F045AA07
, 5F045AB01
, 5F045AB02
, 5F045AC01
, 5F045AC19
, 5F045AD10
, 5F045AE01
, 5F045AF03
, 5F045AF20
, 5F045BB16
, 5F045CA01
, 5F045DA66
, 5F045DB02
, 5F045GH10
引用特許:
出願人引用 (7件)
-
特開平3-131039
-
半導体装置
公報種別:公開公報
出願番号:特願平4-086774
出願人:日本電気株式会社
-
特開平3-132040
全件表示
前のページに戻る