半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-120306
公開番号（公開出願番号）：特開平7-326186
出願日： 1994年06月01日
公開日（公表日）： 1995年12月12日
要約：

【要約】【目的】階層ビット線構造を備えた半導体記憶装置における動作マージンの向上および消費電流の低減を目的とする。【構成】グローバルビット線対GBL1,ZGBL1およびGBL2,ZGBL2のそれぞれの中央部にビット線分割スイッチ回路SW1およびSW2が設けられる。ビット線分割スイッチ回路SW1およびSW2の各々は、対応するグローバルビット線対における分割位置よりも、対応するセンスアンプSA1またはSA2の側に接続されるセグメントビット線対SBL1,ZSBL1またはSBL2,ZSBL2からのデータの伝達が行なわれる場合に、対応するグローバルビット線対を分割する。

請求項（抜粋）：

所定の分割位置での分割可能に設けられた主ビット線対と、前記主ビット線対に接続される複数の副ビット線対と、前記複数の副ビット線対のそれぞれに対応して接続された複数のメモリセルと、前記主ビット線対の一方端に接続され、その主ビット線対の電位差を検知し増幅するためのセンスアンプ手段と、前記主ビット線対を前記分割位置で分割するためのビット線分割手段とを備え、前記ビット線分割手段は、前記主ビット線対における分割位置よりも前記一方端側に接続される副ビット線対から前記メモリセルのデータの伝達が行なわれる場合に、前記主ビット線対を分割する、半導体記憶装置。

引用特許：

審査官引用 (7件)

特開平4-301291
半導体記憶装置
公報種別：公開公報出願番号：特願平3-258991 出願人：日本電気株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平3-212527 出願人：日本電気株式会社

全件表示

前のページに戻る