特許
J-GLOBAL ID：200903060842485957

液晶表示装置及びその製造方法

発明者：
金 東 国

金 東 国 について


出願人/特許権者：
エルジー.フィリップス エルシーデー カンパニー,リミテッド

エルジー.フィリップス エルシーデー カンパニー,リミテッド について


代理人 (9件)： 岡部 正夫 ,  加藤 伸晃 ,  産形 和央 ,  岡部 讓 ,  臼井 伸一 ,  越智 隆夫 ,  本宮 照久 ,  朝日 伸光 ,  三山 勝巳
公報種別：公開公報
出願番号（国際出願番号）：特願2005-187736
公開番号（公開出願番号）：特開2006-189763
出願日： 2005年06月28日
公開日（公表日）： 2006年07月20日
要約：
【課題】COT構造で回位(disclination)による光漏れを防止すると共に、製造単価を削減し、透過率の減少を抑えて透過率を安定化させることができる液晶表示装置及びその製造方法を提供する。【解決手段】液晶表示装置のアレイ基板は、互いに交差して基板上に画素領域を定義するゲート配線202及びデータ配線214と、前記データ配線214の両側に配列されるデータライン遮断共通電極206aと、前記ゲート配線202とデータ配線214との交差地点に形成される薄膜トランジスタTと、前記ゲート配線202及びデータ配線214の上部に配置され、前記データ配線214及びデータライン遮断共通電極206aの一部とオーバラップするように形成されるブラックマトリックス222と、前記ゲート配線202とデータ配線214とが交差してなる画素領域上に配置されるカラーフィルタ224と、前記ゲート配線202とデータ配線214とが交差してなる画素領域上に配置される共通電極232及び画素電極230とを含む。【選択図】図1D
請求項（抜粋）：
基板上に互いに交差してマトリックス状に配置され、画素領域を定義するゲート配線及びデータ配線、 前記データ配線に沿って、前記データ配線の両側に配置された不透明なデータ配線シールド共通電極、 前記ゲート配線とデータ配線との交差地点に形成される薄膜トランジスタ、 前記ゲート配線、前記データ配線及びデータ配線シールド共通電極の上部に形成されたブラックマトリックス、 前記ゲート配線とデータ配線とが交差してなる画素領域上に配置され、前記ブラックマトリックスと接しているカラーフィルタ、及び 前記ゲート配線とデータ配線とが交差してなる画素領域上に配置され、横方向電界を生成するための共通電極及び画素電極とからなり、 前記データ配線に沿った前記ブラックマトリックスとカラーフィルタとの境界が、前記データ配線シールド共通電極領域の内側に位置するよう構成されている液晶表示装置。
IPC (2件)：
G02F 1/136 ,  H01L 29/786
FI (2件)：
G02F1/1368 ,  H01L29/78 612C
Fターム (40件)：
2H092GA11 ,  2H092JA24 ,  2H092JA36 ,  2H092JA41 ,  2H092JA46 ,  2H092JB11 ,  2H092JB22 ,  2H092JB31 ,  2H092JB52 ,  2H092JB56 ,  2H092KB25 ,  2H092MA04 ,  2H092NA25 ,  2H092PA01 ,  2H092PA08 ,  5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110EE02 ,  5F110EE43 ,  5F110FF02 ,  5F110FF03 ,  5F110FF27 ,  5F110GG02 ,  5F110GG15 ,  5F110GG42 ,  5F110HK02 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK32 ,  5F110HL07 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN33 ,  5F110NN72 ,  5F110NN73
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM