特許
J-GLOBAL ID：200903060862150692

半導体装置

発明者：
塩田 純司

塩田 純司 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 花輪 義男
公報種別：公開公報
出願番号（国際出願番号）：特願2004-124938
公開番号（公開出願番号）：特開2005-311007
出願日： 2004年04月21日
公開日（公表日）： 2005年11月04日
要約：
【課題】 柱状電極を有するCSPと呼ばれる半導体装置において、柱状電極の数をより多くする。【解決手段】 マトリクス状に配置された柱状電極13は、第2の配線12および第1の配線8を介して、シリコン基板1上の周辺部に配置された接続パッド2に接続されている。この場合、第2の配線12は、柱状電極13の直径よりもやや大きめの円形状の接続パッド部のみからなり、第1の配線8の接続パッド部は、円形状の接続パッド部のみからなる第2の配線12よりもある程度小さくなっている。これにより、第1の配線8の数をより多くすることができ、ひいては、柱状電極13の数をより多くすることができる。【選択図】 図1
請求項（抜粋）：
半導体基板の側辺部に配列された複数の接続パッドを、前記側辺部から前記半導体基板の中央側に向かって複数行に配列された、それぞれ、対応する外部接続用電極に配線により接続する半導体装置において、前記配線を層間絶縁膜を介して複数層設け、隣接する前記接続パッドを、それぞれ、異なる行の前記外部接続用電極に接続したことを特徴とする半導体装置。
IPC (3件)：
H01L21/82 ,  H01L21/3205 ,  H01L23/12
FI (4件)：
H01L21/82 P ,  H01L23/12 501P ,  H01L21/88 T ,  H01L21/82 W
Fターム (36件)：
5F033HH08 ,  5F033HH11 ,  5F033HH18 ,  5F033JJ11 ,  5F033JJ18 ,  5F033KK08 ,  5F033KK11 ,  5F033KK18 ,  5F033MM05 ,  5F033NN06 ,  5F033NN19 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ37 ,  5F033QQ46 ,  5F033RR04 ,  5F033RR21 ,  5F033RR22 ,  5F033SS22 ,  5F033UU04 ,  5F033VV00 ,  5F033VV04 ,  5F033VV05 ,  5F033VV07 ,  5F033XX01 ,  5F033XX03 ,  5F064DD32 ,  5F064DD42 ,  5F064EE22 ,  5F064EE26 ,  5F064EE27 ,  5F064EE53
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM