特許
J-GLOBAL ID：200903009334234196

半導体パッケ-ジ及びその製造方法

発明者：
金 南錫

金 南錫 について

, 
張 東鉉

張 東鉉 について

, 
姜 思尹

姜 思尹 について

, 
權 興奎

權 興奎 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平11-188991
公開番号（公開出願番号）：特開2000-077570
出願日： 1999年07月02日
公開日（公表日）： 2000年03月14日
要約：
【要約】【課題】 パッケージの信頼性を向上させることができるチップスケールパッケージ及びウェーハレベルでこれを製造する方法を提供する。【解決手段】 チップスケールパッケージ及びウェーハレベルでこれを製造する方法は、複数のチップパッド12及びパッシベーション層14を有する半導体集積回路チップと、前記各々のチップパッド12に電気的に接続される複数の突出された突出した外部端子74と、前記各々の外部端子74に前記チップパッド12を接続する金属配線層66と、前記複数の外部端子74間の空間を被覆し、前記外部端子74を支持する補強層76とを含む。
請求項（抜粋）：
複数のチップパッド及びパッシベーション層を有する半導体集積回路チップと、前記各々のチップパッドに電気的に接続される複数の突出した外部端子と、前記外部端子の各々に前記チップパッドを接続する金属配線層と、前記複数の外部端子間の空間を被覆し、前記外部端子を支持する補強層と、を含むことを特徴とする半導体パッケージ。
IPC (2件)：
H01L 23/12 ,  H01L 21/60
FI (2件)：
H01L 23/12 L ,  H01L 21/92 604 B
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM