特許
J-GLOBAL ID：200903061175048914

半導体チップおよびその作製方法

発明者：
山崎 舜平

山崎 舜平 について

, 
高山 徹

高山 徹 について

, 
丸山 純矢

丸山 純矢 について

, 
大野 由美子

大野 由美子 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2002-368947
公開番号（公開出願番号）：特開2004-200522
出願日： 2002年12月19日
公開日（公表日）： 2004年07月15日
要約：
【課題】転写技術を用いることにより、薄膜形成された複数の素子形成層が集積化された半導体チップを提供する。【解決手段】本発明では、転写技術を用いて一旦基板から剥離させた膜厚50μm以下の素子形成層を別の基板上に転写し、さらに別の基板から剥離させた膜厚50μm以下の素子形成層をその上に重ねて転写することを繰り返すことにより、従来の3次元的に実装させる場合に比べて薄膜化を実現しつつ高集積化させた半導体チップを形成することができる。【選択図】 図1
請求項（抜粋）：
熱伝導性基板上に膜厚50μm以下の複数の素子形成層を有する半導体チップであって、 熱伝導性基板上に第1の接着層を介して備えられた膜厚50μm以下の第1の素子形成層と、 前記第1の素子形成層に接して形成された熱伝導性膜と、 前記熱伝導性膜上に第2の接着層を介して備えられた膜厚50μm以下の第2の素子形成層とを有することを特徴とする半導体チップ。
IPC (7件)：
H01L27/00 ,  H01L21/336 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/12 ,  H01L29/786
FI (8件)：
H01L27/00 301B ,  H01L27/00 301C ,  H01L27/12 B ,  H01L27/12 C ,  H01L29/78 627D ,  H01L25/08 Z ,  H01L29/78 623Z ,  H01L29/78 613Z
Fターム (53件)：
5F110AA30 ,  5F110BB02 ,  5F110BB04 ,  5F110BB11 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD15 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE09 ,  5F110EE14 ,  5F110EE15 ,  5F110EE23 ,  5F110FF04 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL04 ,  5F110HM15 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN71 ,  5F110PP01 ,  5F110PP03 ,  5F110PP04 ,  5F110PP05 ,  5F110PP10 ,  5F110PP13 ,  5F110PP34 ,  5F110PP35 ,  5F110QQ04 ,  5F110QQ09 ,  5F110QQ11 ,  5F110QQ16 ,  5F110QQ23 ,  5F110QQ25 ,  5F110QQ28
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM