半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (2件)：高田守 , 高橋英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-168703
公開番号（公開出願番号）：特開2005-005556
出願日： 2003年06月13日
公開日（公表日）： 2005年01月06日
要約：

【課題】ゲート電極を構成するSiGe膜の表面荒れを抑制すると共に、ゲート電極-ゲート絶縁膜界面におけるGe組成の制御性を改善する。【解決手段】シリコン基板2上にゲート絶縁膜を介して形成されたSiGe膜10を含むゲート電極を有する半導体装置であって、シリコン基板2上のゲート絶縁膜の最下層膜として、シリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜からなる下層誘電体膜6が形成される。ゲート絶縁膜の最上層膜として、HfO2膜からなる遷移金属の酸化物膜8が形成される。遷移金属の酸化物膜8上に、SiGe膜10が形成される。【選択図】図1

請求項（抜粋）：

基板上にゲート絶縁膜を介して形成されたSiGe膜を含むゲート電極を有する半導体装置であって、前記ゲート絶縁膜の最上層に遷移金属の酸化物膜を備え、前記遷移金属の酸化物膜上に前記SiGe膜が形成されたことを特徴とする半導体装置。

IPC (3件)：

H01L29/78 , H01L29/423 , H01L29/49

FI (2件)：

H01L29/78 301G , H01L29/58 G

Fターム (59件)：

4M104AA01 , 4M104BB20 , 4M104BB21 , 4M104BB25 , 4M104BB27 , 4M104BB36 , 4M104BB37 , 4M104BB38 , 4M104DD02 , 4M104DD78 , 4M104DD84 , 4M104EE03 , 4M104EE15 , 4M104EE16 , 4M104EE17 , 4M104FF13 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F140AA00 , 5F140AA06 , 5F140AA28 , 5F140BA01 , 5F140BD01 , 5F140BD05 , 5F140BD07 , 5F140BD09 , 5F140BD11 , 5F140BD13 , 5F140BE03 , 5F140BE06 , 5F140BE07 , 5F140BE08 , 5F140BE09 , 5F140BE10 , 5F140BE16 , 5F140BF01 , 5F140BF04 , 5F140BF11 , 5F140BF14 , 5F140BF21 , 5F140BF22 , 5F140BF24 , 5F140BF28 , 5F140BF34 , 5F140BG08 , 5F140BG28 , 5F140BG34 , 5F140BG37 , 5F140BH14 , 5F140BJ01 , 5F140BJ08 , 5F140BK02 , 5F140BK13 , 5F140BK34 , 5F140CB04 , 5F140CB08 , 5F140CE10 , 5F140CF04

引用特許：

審査官引用 (6件)

MOSFET及びその製造方法
公報種別：公開公報出願番号：特願2001-331461 出願人：日本電気株式会社
アナログ回路及びその製造方法
公報種別：公開公報出願番号：特願2000-177933 出願人：旭化成マイクロシステム株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2000-127069 出願人：日本電気株式会社

全件表示

前のページに戻る