水平配列型(IPS)の液晶表示素子及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (9件)：岡部正夫 , 加藤伸晃 , 産形和央 , 岡部讓 , 臼井伸一 , 越智隆夫 , 本宮照久 , 朝日伸光 , 三山勝巳
公報種別：公開公報
出願番号（国際出願番号）：特願2004-327138
公開番号（公開出願番号）：特開2005-148738
出願日： 2004年11月11日
公開日（公表日）： 2005年06月09日
要約：

【課題】画素電極をデータラインから最大限遠くに配置することにより、データラインの外郭に配置されるシールドラインを除去し、データラインと隣接する領域まで画素領域を広げることにより、開口率を向上させることができる水平配列型(IPS)の液晶表示素子及びその製造方法を提供する。【解決手段】水平配列型(IPS)の液晶表示素子は、第1及び第2基板と、前記第1基板上に縦横に配列されて画素を定義するゲートライン及びデータラインと、前記ゲートラインとデータラインとの交差領域に形成されたスイッチング素子と、前記画素の中央に前記データラインと平行に形成された共通ラインと、前記共通ラインと重複してストレージキャパシタを形成する画素電極ラインと、前記共通ラインから引き出された複数の共通電極と、前記画素電極ラインから引き出され、前記共通電極と並んで配置されて前記共通電極と共に画素内に水平電界を形成する画素電極と、前記第1基板と第2基板との間に形成された液晶層と、を含んで構成される。【選択図】図1A

請求項（抜粋）：

第1及び第2基板と、前記第1基板上に縦横に配列されて画素を定義するゲートライン及びデータラインと、前記ゲートラインとデータラインとの交差領域に形成されたスイッチング素子と、前記画素の中央に前記データラインと平行に形成された共通ラインと、前記共通ラインと重複してストレージキャパシタを形成する画素電極ラインと、前記共通ラインから引き出された複数の共通電極と、前記画素電極ラインから引き出され、前記共通電極と並んで配置されて前記共通電極と共に画素内に水平電界を形成する画素電極と、前記第1基板と第2基板との間に形成された液晶層と、を含んで構成されることを特徴とする水平配列型(IPS)の液晶表示素子。

IPC (3件)：

G02F1/1343 , G02F1/1368 , G02F1/139

FI (3件)：

G02F1/1343 , G02F1/1368 , G02F1/139

Fターム (20件)：

2H088HA02 , 2H088HA08 , 2H088HA12 , 2H088HA14 , 2H088JA04 , 2H088MA06 , 2H088MA20 , 2H092GA14 , 2H092HA04 , 2H092JA24 , 2H092JB57 , 2H092JB63 , 2H092JB68 , 2H092JB69 , 2H092KB24 , 2H092MA12 , 2H092NA01 , 2H092NA07 , 2H092PA08 , 2H092PA09

引用特許：

出願人引用 (11件)

液晶表示装置
公報種別：公開公報出願番号：特願2001-203418 出願人：株式会社日立製作所
液晶表示装置および画像表示装置
公報種別：公開公報出願番号：特願2002-008283 出願人：株式会社日立製作所
液晶表示装置
公報種別：公開公報出願番号：特願平11-029051 出願人：株式会社日立製作所

全件表示

前のページに戻る