特許
J-GLOBAL ID：200903061248298450

半導体装置及びその製造方法、不揮発性半導体記憶装置及びその製造方法、並びに不揮発性半導体記憶装置を備える電子装置

発明者：
村 濱 優一郎

村 濱 優一郎 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2003-196056
公開番号（公開出願番号）：特開2004-111917
出願日： 2003年07月11日
公開日（公表日）： 2004年04月08日
要約：
【課題】異なる酸化膜厚を有する装置を高い歩留まりで得ることが可能な、半導体装置及びその製造方法、不揮発性半導体記憶装置及びその製造方法、並びに不揮発性半導体記憶装置を備える電子装置を提供する。【解決手段】半導体基板101の表面に膜厚の異なるゲート絶縁膜を形成する領域の間で高さに段差を設けることで、以降の工程で異なる膜厚のゲート絶縁膜を形成した状態において、ゲート絶縁膜110、111の表面の高さが平坦になる。これにより、異なる酸化膜厚を有しつつ、ゲート電極形成時に下地となるゲート絶縁膜110、111の上面が平坦化されるので、素子分離形成後のCMP後にシリコン酸化膜115にNH4F等にてエッチングをした際にも、従来ゲート絶縁膜の膜厚の相違が招いていたエッチング液の界面への進行によりシリコン酸化膜115が過剰に削られて、ゲート絶縁膜の初期不良を発生させたり、寿命が短くなる問題を防ぐことができる。【選択図】 図15
請求項（抜粋）：
半導体基板の第1の能動領域上に第1の膜厚を有する第1のゲート絶縁膜と、前記半導体基板の第2の能動領域上に前記第1の膜厚より薄い第2の膜厚を有する第2のゲート絶縁膜とを備える半導体装置であって、 前記半導体基板における前記第1の能動領域の半導体基板表面が前記第2の能動領域の半導体基板表面よりも高さが低いことを特徴とする半導体装置。
IPC (9件)：
H01L21/8234 ,  H01L21/76 ,  H01L21/8247 ,  H01L27/08 ,  H01L27/088 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (6件)：
H01L27/08 102C ,  H01L27/08 331A ,  H01L27/10 481 ,  H01L27/10 434 ,  H01L29/78 371 ,  H01L21/76 L
Fターム (46件)：
5F032AA35 ,  5F032AA44 ,  5F032AA77 ,  5F032BA01 ,  5F032CA17 ,  5F032DA23 ,  5F032DA24 ,  5F032DA33 ,  5F032DA78 ,  5F048AA04 ,  5F048AA07 ,  5F048AB01 ,  5F048AB03 ,  5F048AC01 ,  5F048BA01 ,  5F048BB05 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BG13 ,  5F083EP02 ,  5F083EP23 ,  5F083EP32 ,  5F083EP55 ,  5F083EP76 ,  5F083ER22 ,  5F083GA27 ,  5F083JA04 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083NA01 ,  5F083PR40 ,  5F083PR43 ,  5F083PR53 ,  5F083ZA07 ,  5F101BA01 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD22 ,  5F101BD27 ,  5F101BD34 ,  5F101BD35 ,  5F101BE07 ,  5F101BH21
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM