特許
J-GLOBAL ID:200903062050717276
デバイス基板の製造方法、デバイス基板およびマザー基板
発明者:
出願人/特許権者:
代理人 (1件):
大和田 和美
公報種別:公開公報
出願番号(国際出願番号):特願2004-176056
公開番号(公開出願番号):特開2005-352419
出願日: 2004年06月14日
公開日(公表日): 2005年12月22日
要約:
【課題】捨て基板を低減して歩留まりを向上させる。 【解決手段】マザー基板46を分断線L3に沿って切り離して複数の液晶セル30を製造する方法であって、マザー基板46は、分断線L3により各液晶セル30となる領域を区画し、各領域の液晶セル30の一辺に沿って端子群43を設けていると共に同一辺にショートリング用配線44を設け、かつ、分断線L3を介して隣接する液晶セル30の端子群43およびショートリング用配線44を設けた辺同士を隣接対向配置すると共に、一方の液晶セル30側の端子群43と隣接する液晶セル30側のショートリング用配線44とを分断線L3を跨いで連結しておき、マザー基板46を分断線L3に沿って切断し、ショートリング用配線44と端子群43との連結を絶って複数の液晶セル30に切り分ける。 【選択図】図3
請求項(抜粋):
マザー基板を分断線に沿って切り離して複数のデバイス基板を形成するデバイス基板の製造方法であって、
前記マザー基板は、前記分断線により各デバイス基板となる領域を区画し、各領域のデバイス基板の一辺に沿って端子群を設けていると共に同一辺にショートリング用配線を設け、かつ、前記分断線を介して隣接するデバイス基板の前記端子群および前記ショートリング用配線を設けた辺同士を隣接対向配置すると共に、一方のデバイス基板側の端子群と隣接する他方のデバイス基板側のショートリング用配線とを前記分断線を跨いで連結しておき、
前記マザー基板を前記分断線に沿って切断し、前記ショートリング用配線と前記端子群との連結を絶って複数のデバイス基板に切り分けることを特徴とするデバイス基板の製造方法。
IPC (3件):
G09F9/30
, G02F1/13
, G02F1/1345
FI (3件):
G09F9/30 310
, G02F1/13 101
, G02F1/1345
Fターム (21件):
2H088FA01
, 2H088FA03
, 2H088FA06
, 2H088FA26
, 2H088HA01
, 2H088HA02
, 2H088HA03
, 2H088JA04
, 2H088MA16
, 2H092GA31
, 2H092JA24
, 2H092NA29
, 2H092PA01
, 2H092QA07
, 5C094AA42
, 5C094BA43
, 5C094EA01
, 5C094EA03
, 5C094EB02
, 5C094FA01
, 5C094GB10
引用特許:
出願人引用 (3件)
-
特開平4-301619号公報
-
液晶装置作製方法
公報種別:公開公報
出願番号:特願平8-093368
出願人:株式会社半導体エネルギー研究所
-
液晶表示装置及びその製造方法
公報種別:公開公報
出願番号:特願平10-258540
出願人:株式会社東芝
審査官引用 (6件)
全件表示
前のページに戻る