特許

J-GLOBAL ID：200903062058050742

マルチチップ半導体装置

発明者： 佐々木 圭一 ,  松尾 美恵 ,  早坂 伸夫 ,  奥村 勝弥
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-280225
公開番号（公開出願番号）：特開平11-168157
出願日： 1998年10月01日
公開日（公表日）： 1999年06月22日
要約：

【要約】【課題】装置の平面面積が小さく、かつ放熱性に優れたマルチチップ半導体装置を提供すること。【解決手段】素子が集積形成されたシリコン基板2を有するチップ11 ,12 ,13 を積層してなるマルチチップ半導体装置において、隣り合う上下の2つのチップ11 ,12 の間に、貫通孔内に導電性プラグ4が形成された接続基板311を設け、チップ11 ,12 を導電性プラグ4を介して互いに電気的に接続し、かつチップ11 ,12 の放熱性を改善するために、接続基板311 内にそれよりも熱伝導率の高い金属プレート32を設ける。チップ12 ,13 についても同様の手法により、チップ12 ,13 を接続し、かつチップ12 ,13 の放熱性を改善する。

請求項（抜粋）：

素子が集積形成された半導体基板を有するチップを複数積層してなるマルチチップ半導体装置において、隣り合う上下の2つのチップは、これらの間に設けられた接続基板を介して互いに電気的に接続し、かつ前記半導体基板には貫通孔が形成され、この貫通孔内に形成された導電性プラグが前記接続基板に接続していることを特徴とするマルチチップ半導体装置。

IPC (5件)：

H01L 23/32 ,  H01L 21/60 311 ,  H01L 25/10 ,  H01L 25/11 ,  H01L 25/18

FI (3件)：

H01L 23/32 D ,  H01L 21/60 311 Q ,  H01L 25/14 Z

引用特許：

出願人引用 (4件)

• 半導体装置およびその製造方法ならびにその実装方法
  公報種別：公開公報   出願番号：特願平7-105490   出願人：松下電子工業株式会社
• 半導体集積回路の実装方法
  公報種別：公開公報   出願番号：特願平3-206656   出願人：富士通株式会社
• 半導体チップを3次元で相互接続する方法及びこれによって得られる部品
  公報種別：公表公報   出願番号：特願平7-506783   出願人：トムソン-セーエスエフ
• マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
  公報種別：公開公報   出願番号：特願平9-305784   出願人：株式会社東芝

審査官引用 (1件)

• 半導体集積回路の実装方法
  公報種別：公開公報   出願番号：特願平3-206656   出願人：富士通株式会社