特許
J-GLOBAL ID：200903062091447500
ディスプレイパネル
発明者：
,
出願人/特許権者：
代理人 (2件)：
荒船 博司
, 荒船 良男
公報種別：公開公報
出願番号（国際出願番号）：特願2004-283571
公開番号（公開出願番号）：特開2006-098622
出願日： 2004年09月29日
公開日（公表日）： 2006年04月13日
要約：
【課題】配線の低抵抗化を図って電圧降下・遅延を抑えつつ、信号線と対向電極間の寄生容量を減らすことでデータの書き込み時間の遅延を抑制すること。【解決手段】ディスプレイパネルは、1ドットのサブピクセルPにつきトランジスタ21〜23及びキャパシタ24が設けられたトランジスタアレイ基板50を具備する。トランジスタアレイ基板50には、水平方向の走査線X及び供給線Z並びに垂直方向の信号線Yが敷設されている。トランジスタアレイ基板50の表面には、共通配線91や給電配線90等が凸設されている。共通配線91や給電配線90間にサブピクセル電極20aが配列され、サブピクセル電極20aに有機EL層20bが積層されている。有機EL層20bや共通配線91が対向電極20cによって被覆されている。対向電極20cは信号線Yの上方には被覆されず、信号線Yの上方で分割されて、ストライプ形状とされている。【選択図】図5
請求項（抜粋）：
基板と、
サブピクセルごとに前記基板上に設けられた複数のトランジスタと、
前記複数のトランジスタのゲート、ソース・ドレインとは異なる導電層によって形成された複数の配線と、
前記トランジスタに電流を流す信号線と、
前記各配線の間において前記各配線に沿って前記基板上に配列され、サブピクセルごとに設けられた複数のサブピクセル電極と、
前記各サブピクセル電極上に成膜された発光層と、
前記信号線と重ならないように前記発光層を被覆した対向電極と、を備えることを特徴とするディスプレイパネル。
IPC (3件)：
G09F 9/30
, H01L 27/32
, H01L 51/50
G09F9/30 338
, G09F9/30 365Z
, H05B33/14 A
3K007AB17
, 3K007BA06
, 3K007DB03
, 3K007GA00
, 5C094AA03
, 5C094AA13
, 5C094BA03
, 5C094BA12
, 5C094BA27
, 5C094CA19
, 5C094CA24
, 5C094DB01
, 5C094DB10
, 5C094EA04
, 5C094EA07
, 5C094FB12
, 5C094FB15
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
