特許
J-GLOBAL ID：200903062203069490

半導体装置の製造方法

発明者：
山口 俊英

山口 俊英 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2005-012163
公開番号（公開出願番号）：特開2006-202928
出願日： 2005年01月19日
公開日（公表日）： 2006年08月03日
要約：
【課題】窒化膜5のエッチング時に、広ゲートピッチP1間において、拡散層4が損傷を受けることがあった。【解決手段】はじめにシリコン基板1上に隣り合って複数の拡散層4、ゲート2およびサイドウォール3を形成する。次いで拡散層4、ゲート2およびサイドウォール3上に、表面がゲート2の上端よりも高い位置にあり、かつ、狭ゲートピッチP間の間隙の全体に充填されるように窒化膜5を積層する。つづいて窒化膜5上の表面を平坦化した後、窒化膜6上に酸化絶縁膜6を積層する。その後、コンタクト孔7を形成し、その内部に接続プラグ8を形成する。【選択図】図1
請求項（抜粋）：
半導体基板の一表面に、拡散層、ゲート電極および側壁絶縁膜からなるMOSFETを複数、形成する工程と、 前記MOSFETのゲートピッチ間の間隙全体を埋め込むこむとともに、その表面が前記ゲート電極の上面よりも高い位置となるように、シリコンおよび窒素を含む第1絶縁膜を形成する工程と、 前記第1絶縁膜の表面を平坦化する工程と、 前記第1絶縁膜上に第2絶縁膜を積層する工程と、 前記第2絶縁膜および前記第1絶縁膜を選択的にエッチングし、前記拡散層に達するコンタクト孔を形成する工程と、 前記コンタクト孔に導電膜を埋設し接続プラグを形成する工程と、 前記第2絶縁膜上に前記接続プラグと接続される配線層を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/768 ,  H01L 21/28 ,  H01L 29/417 ,  H01L 21/823 ,  H01L 27/088
FI (4件)：
H01L21/90 C ,  H01L21/28 L ,  H01L29/50 M ,  H01L27/08 102D
Fターム (32件)：
4M104AA01 ,  4M104DD07 ,  4M104DD16 ,  4M104DD17 ,  4M104DD84 ,  4M104FF16 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH11 ,  4M104HH14 ,  5F033HH11 ,  5F033JJ19 ,  5F033KK25 ,  5F033NN01 ,  5F033NN03 ,  5F033NN07 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033WW01 ,  5F033XX03 ,  5F048AA01 ,  5F048AC01 ,  5F048BA01 ,  5F048BF07 ,  5F048BF16 ,  5F048DA23
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM