特許
J-GLOBAL ID:200903048910085768
コンタクトホールの形成方法
発明者:
出願人/特許権者:
代理人 (1件):
小笠原 史朗
公報種別:公開公報
出願番号(国際出願番号):特願2003-281165
公開番号(公開出願番号):特開2004-111925
出願日: 2003年07月28日
公開日(公表日): 2004年04月08日
要約:
【課題】 ゲート電極の疎密にかかわらず、安定したコンタクトホールを形成する方法を提供する。【解決手段】 ゲート電極形成領域が疎な場合と密である場合があるとき、トランジスタが形成された半導体基板上にBPSG膜4を堆積する工程と、BPSG膜を平坦化する工程と、BPSG膜上に絶縁膜5を堆積する工程と、BPSG膜および絶縁膜に半導体基板に達するコンタクトホール8を形成する工程と、を備えることを特徴とするコンタクトホールの形成方法を提供する。その結果、ゲート電極形成領域の疎密にかかわらず、基板からのBPSG膜厚が均一となるため、コンタクトホール間のエッチングレートが均一となり、コンタクト抵抗、リーク電流値のばらつきの少ないコンタクトホールを形成することが出来る。【選択図】 図1
請求項(抜粋):
ゲート電極が密に形成されている領域とゲート電極が疎に形成されている領域に対して、コンタクトホールを形成する方法であって、
トランジスタが形成された半導体基板上に第1の絶縁膜を堆積する工程と、
前記第1の絶縁膜を平坦化する工程と、
前記第1の絶縁膜上に、前記第1の絶縁膜とエッチングレートの異なる第2の絶縁膜を堆積する工程と、
前記第1の絶縁膜および第2の絶縁膜に対して、コンタクトホールを形成する工程とを備える、コンタクトホールの形成方法。
IPC (3件):
H01L21/768
, H01L21/8234
, H01L27/088
FI (3件):
H01L21/90 C
, H01L21/90 M
, H01L27/08 102D
Fターム (43件):
5F033HH04
, 5F033JJ19
, 5F033KK01
, 5F033KK04
, 5F033PP06
, 5F033PP27
, 5F033PP28
, 5F033QQ09
, 5F033QQ10
, 5F033QQ11
, 5F033QQ19
, 5F033QQ31
, 5F033QQ35
, 5F033QQ37
, 5F033QQ48
, 5F033QQ74
, 5F033QQ75
, 5F033QQ93
, 5F033RR01
, 5F033RR04
, 5F033RR09
, 5F033RR13
, 5F033RR15
, 5F033RR21
, 5F033RR29
, 5F033SS04
, 5F033SS11
, 5F033TT02
, 5F033TT08
, 5F033VV06
, 5F033VV16
, 5F033XX01
, 5F033XX09
, 5F033XX24
, 5F048AA01
, 5F048AC01
, 5F048BA01
, 5F048BB05
, 5F048BF07
, 5F048BF11
, 5F048BF15
, 5F048BF16
, 5F048BG13
引用特許:
出願人引用 (1件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平8-074697
出願人:日本電気株式会社
審査官引用 (13件)
全件表示
前のページに戻る