オンチップメモリにおけるデータ健全性のためのCRCを用いる方法および装置

発明者：
出願人/特許権者：
代理人 (1件)：浅村皓 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-521437
公開番号（公開出願番号）：特表2001-523856
出願日： 1998年11月17日
公開日（公表日）： 2001年11月27日
要約：

【要約】改良した通信チャンネルシステムおよびその方法が述べられている。通信チャンネルシステムは、デュアルポート116を有するチャンネルノード1220を含み、各ポートはファイバチャンネル調整ループ通信チャンネル1250をサポートしている。巡回冗長コード(CRC)を含み、ファイバチャンネルループ1250から受信されたフレームは、オンチップ110バッファ119に格納され、フレームがバッファから読み出される際に、フレームの健全性を保証するために、健全性装置596により検査される。様々な実施例では、CRCを持つデータフレームがデータフレームバッファ55に格納され、もしくはCRCを持つ非データフレームが非データフレームバッファ53又は53′に格納される。

請求項（抜粋）：

オンチップメモリにおけるデータ健全性のためにファイバチャンネル巡回冗長コード(CRC)を用いる通信チャンネルシステムであって、第1のポートと第2のポートを有し、各ポートは、ファイバチャンネル調整ループ通信チャンネルをサポートし、各通信チャンネルは通信チャンネル上のデータ送信の中に巡回冗長コードを含む、第1のチャンネルノードと、第1のチャンネルノード中のオンチップに位置し、フレームと受信したフレームに対応したCRCとを通信チャンネルから受信する、オンチップフレームメモリと、オンチップフレームメモリ内に存在する受信したフレームのデータ健全性検査のために、受信した対応CRCを用いる健全性装置と、を備えるシステム。

IPC (5件)：

G06F 13/00 301 , G06F 3/06 301 , G06F 3/06 305 , G06F 11/10 330 , H03M 13/09

FI (5件)：

G06F 13/00 301 F , G06F 3/06 301 S , G06F 3/06 305 C , G06F 11/10 330 C , H03M 13/09

Fターム (25件)：

5B001AA01 , 5B001AA04 , 5B001AB02 , 5B001AD06 , 5B065BA01 , 5B065CE11 , 5B065EA01 , 5B065EA03 , 5B083AA08 , 5B083AA09 , 5B083BB01 , 5B083BB02 , 5B083CC03 , 5B083DD01 , 5B083DD11 , 5B083EE05 , 5B083GG04 , 5J065AA01 , 5J065AB01 , 5J065AC03 , 5J065AC04 , 5J065AD04 , 5J065AE06 , 5J065AH06 , 5J065AH09

引用特許：

審査官引用 (7件)

ATMセルの生成方法及び通信制御装置
公報種別：公開公報出願番号：特願平7-300824 出願人：日本電気エンジニアリング株式会社
データ通信装置
公報種別：公開公報出願番号：特願平7-208946 出願人：日本電気株式会社
高性能記録再生装置およびそれを用いたアレイシステム
公報種別：公開公報出願番号：特願平5-141815 出願人：株式会社日立製作所

全件表示

前のページに戻る