特許
J-GLOBAL ID：200903062452069807

半導体装置及びその製造方法

発明者：
上田 哲三

上田 哲三 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2006-201096
公開番号（公開出願番号）：特開2007-013191
出願日： 2006年07月24日
公開日（公表日）： 2007年01月18日
要約：
【課題】ウエハの反りを抑制しつつ、結晶欠陥の少ないエピタキシャル成長層を有する半導体装置の製造方法を提供することにある。【解決手段】単結晶基板1の上に、スペーサ層2を形成し、さらに、スペーサ層2の上に、窒化物を含むIII-V 族化合物半導体層などからなるエピタキシャル成長層3を形成する。エピタキシャル成長層3を転写用基板4に接着し、単結晶基板1の裏面からレーザ光,水銀灯の輝線などの光を照射して、エピタキシャル成長層3と単結晶基板1とを互いに分離する。スペーサ層2の禁制帯幅が単結晶基板1の禁制帯幅よりも小さいので、エピタキシャル成長層3における結晶欠陥やクラックの発生を抑制しつつ、スペーサ層2を分解又は融解させて、薄い半導体層を基板から分離することができる。【選択図】図1
請求項（抜粋）：
単結晶基板からのエピタキシャル成長により形成されたIII-V 族窒化物である半導体層を有する半導体装置の製造方法であって、 上記単結晶基板の上面を覆うように、直接又はAlNバッファ層を介して、上記半導体層の最下部よりも小さい禁制帯幅を有するスペーサ層を形成する工程(a)と、 上記スペーサ層の上に、上記半導体層を形成する工程(b)と、 上記単結晶基板の禁制帯幅より小さく、かつ、上記スペーサ層の禁制帯幅よりも大きいエネルギーを有する光を、上記単結晶基板の裏面側から上記スペーサ層に照射して、上記半導体層を上記単結晶基板から分離する工程(c)と を含む半導体装置の製造方法。
IPC (5件)：
H01L 33/00 ,  H01S 5/343 ,  H01L 21/302 ,  H01L 21/02 ,  H01L 21/20
FI (5件)：
H01L33/00 C ,  H01S5/343 610 ,  H01L21/302 201B ,  H01L21/02 B ,  H01L21/20
Fターム (42件)：
5F004AA16 ,  5F004BA20 ,  5F004BB03 ,  5F004EA38 ,  5F004EB08 ,  5F041CA05 ,  5F041CA40 ,  5F041CA46 ,  5F041CA65 ,  5F041CA77 ,  5F041CB36 ,  5F152LL05 ,  5F152LN03 ,  5F152LN05 ,  5F152LN21 ,  5F152LP02 ,  5F152LP06 ,  5F152MM02 ,  5F152MM05 ,  5F152MM09 ,  5F152MM10 ,  5F152MM16 ,  5F152NN05 ,  5F152NN10 ,  5F152NN12 ,  5F152NN13 ,  5F152NN27 ,  5F152NP09 ,  5F152NP10 ,  5F152NQ09 ,  5F173AG12 ,  5F173AG20 ,  5F173AG21 ,  5F173AH22 ,  5F173AH44 ,  5F173AH48 ,  5F173AP05 ,  5F173AP76 ,  5F173AQ02 ,  5F173AQ03 ,  5F173AQ05 ,  5F173AR82
引用特許：
出願人引用 (2件) 審査官引用 (2件)
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM