垂直トランジスタの作製プロセス

発明者： ,
出願人/特許権者：
代理人 (1件)：岡部正夫 (外11名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-240663
公開番号（公開出願番号）：特開2000-091578
出願日： 1999年08月27日
公開日（公表日）： 2000年03月31日
要約：

【要約】 (修正有)【課題】垂直トランジスタの作製プロセスを提供する。【解決手段】材料の少くとも3つの層が基板上に形成された後、層中に窓又は溝が形成される。シリコン基板中にソース又はドレイン領域の1つが形成されるシリコン基板100の表面で、窓は終端する。次に、窓又は溝は半導体材料で満される。この半導体プラグは、トランジスタの垂直チャネルになる。従って、プラグ中にソース延長部、ドレイン延長部及びチャネル領域を形成するために、結晶半導体プラグはドープされる。続く工程で、垂直チャネルの最上部上に、ソース又はドレインの他方を形成し、犠牲となる第2の材料層を除去する。次に、ドープされた半導体プラグの露出された部分上に、デバイスのゲート誘電体が形成される。次に、ゲート電極を堆積させる。得られたデバイスの物理的なゲート長は、第2の材料層の堆積させた厚さに対応する。

請求項（抜粋）：

半導体基板中の半導体デバイスのソース領域及びドレイン領域から成るグループから選択された第1のデバイスを形成する工程;第1層及び第3層間に第2層がはさまれた半導体基板中の第1のデバイス領域上に、材料の少くとも3つの層を形成する工程;窓が半導体基板中に形成された第1のデバイス領域で終端する材料の少くとも3つの層内に、窓を形成する工程;半導体材料で窓を満し、それによって材料の少くとも3つの層内に、半導体プラグを形成し、プラグは第1及び第2の端部を有し、第1の端部は第1のデバイス領域と接触する工程;シリコンプラグの第2の端部中に、ソース領域及びドレイン領域から成るグループから選択された第2のデバイス領域を形成し、第1及び第2のデバイス領域の1つはソース領域であり、他はドレイン領域である工程;第3層の一部を除去し、それによって第3層の除去された部分下の第2層を露出させる工程;第2層を除去し、それによって半導体プラグの一部を露出させる工程;半導体プラグの露出された部分上に、誘電体材料の層を形成する工程;誘電体材料の層に接触して、ゲートを形成する工程を含む垂直トランジスタの作製プロセス。

IPC (2件)：

H01L 29/78 , H01L 29/786

FI (4件)：

H01L 29/78 301 H , H01L 29/78 301 X , H01L 29/78 626 A , H01L 29/78 653 B

引用特許：

出願人引用 (12件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平4-128959 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平4-060426 出願人：ローム株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平3-297972 出願人：日本電気株式会社

全件表示

審査官引用 (20件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平4-128959 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平4-060426 出願人：ローム株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平3-297972 出願人：日本電気株式会社

全件表示

前のページに戻る