特許
J-GLOBAL ID:200903062981397054
半導体装置
発明者:
,
,
,
出願人/特許権者:
代理人 (2件):
和泉 良彦
, 小林 茂
公報種別:公開公報
出願番号(国際出願番号):特願2004-115035
公開番号(公開出願番号):特開2005-302916
出願日: 2004年04月09日
公開日(公表日): 2005年10月27日
要約:
【課題】GaN系HFETにおけるソースおよびドレイン領域下に、障壁層の存在する障壁層介在型リセスゲート構造において、ソースおよびドレイン電極からチャネルヘのアクセス抵抗の大幅な低減を可能とする、オーミックコンタクト構造およびGaN系HFETを提供する。【解決手段】チャネルが形成されるチャネル半導体層11と、チャネル半導体層11の上に設けた障壁層14と、障壁層14の上に、第1の組成傾斜層20、第1のオーミックコンタクト層15、およびソース電極17を順次積層して設けた第1の積層構造22と、障壁層14の上に、第2の組成傾斜層21、第2のオーミックコンタクト層16、およびドレイン電極18を順次積層して設けた第2の積層構造23と、第1の積層構造22と第2の積層構造23との間の障壁層14の上に設けたゲート電極19とを有するヘテロ構造電界効果トランジスタ。【選択図】 図2
請求項(抜粋):
窒化物半導体を用いた半導体装置であって、
Alを構成成分とする窒化物半導体からなる障壁層と、
オーミックコンタクト層と、
前記障壁層と前記オーミックコンタクト層との間に設けられ、前記オーミックコンタクト層に近づくほどバンドギャップが連続的に小さくなるように組成を傾斜的に変化させた組成傾斜層と
を有することを特徴とする半導体装置。
IPC (3件):
H01L21/338
, H01L29/417
, H01L29/812
FI (2件):
H01L29/80 Q
, H01L29/50 J
Fターム (20件):
4M104AA04
, 4M104AA07
, 4M104CC01
, 4M104FF31
, 4M104HH15
, 5F102FA03
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GM07
, 5F102GM08
, 5F102GM10
, 5F102GN04
, 5F102GN08
, 5F102GN10
, 5F102GR04
, 5F102HC01
引用特許:
出願人引用 (1件)
審査官引用 (5件)
全件表示
前のページに戻る