特許
J-GLOBAL ID:200903063037681811
レジスト除去方法及びそれを用いて製造した半導体装置
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (2件):
松山 允之
, 日向寺 雅彦
公報種別:公開公報
出願番号(国際出願番号):特願2004-074868
公開番号(公開出願番号):特開2005-268312
出願日: 2004年03月16日
公開日(公表日): 2005年09月29日
要約:
【課題】 低誘電率絶縁膜の比誘電率の増加を防止すると共にレジスト残渣を生じさせないレジスト除去を可能にする。【解決手段】 レジストマスク6をエッチングマスクとして、被処理基板表面の層間絶縁膜8を構成する保護絶縁膜5/MSQ膜4/シリコン酸化膜3を順次に反応性イオンエッチング(RIE)でドライエッチングし、シリコン基板1表面の拡散層2に達するヴィアホール9を形成する。そして、レジストマスク6の除去では、はじめに、このドライエッチングでレジストマスク6表面部に形成された変質層6aを、NH3ガスのプラズマ励起で生成したプラズマガス10によりエッチング除去する。次に、残ったレジストマスク6は水素ラジカル11を照射してエッチング除去する【選択図】 図1
請求項(抜粋):
被処理基板の加工でマスクとして用いたレジスト膜をエッチング除去するレジスト除去方法において、
前記加工で変質した前記レジスト膜の表面部をエッチング除去する工程と、
前記表面部をエッチング除去した後に残存するレジスト膜を、水素ガスを含む原料ガスのプラズマ励起により生成した水素活性種を用いてエッチング除去する工程と、
を有するレジスト除去方法。
IPC (2件):
H01L21/3065
, H01L21/3213
FI (2件):
H01L21/302 104H
, H01L21/88 C
Fターム (69件):
5F004AA06
, 5F004BA03
, 5F004BA14
, 5F004BA20
, 5F004BD01
, 5F004DA00
, 5F004DA01
, 5F004DA22
, 5F004DA23
, 5F004DA24
, 5F004DA25
, 5F004DA26
, 5F004DB26
, 5F004EA10
, 5F004EA28
, 5F004EB07
, 5F033GG02
, 5F033GG04
, 5F033HH09
, 5F033HH11
, 5F033HH21
, 5F033HH32
, 5F033JJ11
, 5F033JJ19
, 5F033JJ21
, 5F033JJ28
, 5F033JJ32
, 5F033JJ33
, 5F033KK01
, 5F033KK09
, 5F033KK33
, 5F033MM02
, 5F033MM08
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP27
, 5F033PP28
, 5F033QQ00
, 5F033QQ01
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ13
, 5F033QQ19
, 5F033QQ21
, 5F033QQ37
, 5F033QQ48
, 5F033QQ49
, 5F033QQ73
, 5F033QQ74
, 5F033QQ76
, 5F033QQ84
, 5F033RR01
, 5F033RR04
, 5F033RR25
, 5F033SS22
, 5F033SS25
, 5F033SS27
, 5F033TT04
, 5F033VV15
, 5F033VV16
, 5F033WW03
, 5F033WW09
, 5F033XX14
, 5F033XX21
引用特許:
前のページに戻る