特許
J-GLOBAL ID：200903063220437199
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-354325
公開番号（公開出願番号）：特開2001-168468
出願日： 1999年12月14日
公開日（公表日）： 2001年06月22日
要約：
【要約】【課題】 半導体素子の構造内部に発生する結晶欠陥を抑制してしきい値電流、動作電流、製造歩留まりや信頼性等を向上させる。【解決手段】 101はn型GaAs基板、102はn型AlGaInPクラッド層、103はGaInP井戸層とAlGaInP障壁層から構成された歪量子井戸構造の活性層、104はp型AlGaInP第一クラッド層、105はp型GaInPエッチング停止層、106はp型AlGaInP第二クラッド層、107はp型GaInPバンド不連続緩和層、108はn型AlInP電流狭窄層、109はp型GaAsコンタクト層である。
請求項（抜粋）：
主面が(100)面に対して[011]方向に12°以上90°以下傾斜した半導体基板と、前記半導体基板の主面上に形成された半導体膜とを有する半導体装置。
Fターム (13件)：
5F073AA09
, 5F073AA13
, 5F073AA20
, 5F073AA74
, 5F073BA06
, 5F073CA04
, 5F073CA05
, 5F073CA12
, 5F073CA14
, 5F073CA15
, 5F073CA17
, 5F073CB02
, 5F073EA23
