半導体集積回路装置

発明者：
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-081916
公開番号（公開出願番号）：特開平11-283369
出願日： 1998年03月27日
公開日（公表日）： 1999年10月15日
要約：

【要約】【課題】 MOSトランジスタのサブスレッショルドリーク電流を増加させることなく、動作速度を向上させる。【解決手段】サブワード線の振幅時に降圧電圧VPP〜負電圧VNNまで振幅させるネガティブワード線方式のDRAMであるメモリに設けられたサブワードドライバ12は、PチャネルMOSのトランジスタT1とNチャネルMOSのトランジスタT2とにより構成され、このサブワードドライバ12のトランジスタT1,T2のゲート酸化膜厚のみが周辺回路などに用いられるトランジスタ、たとえば、メモリセルなどのトランジスタよりも厚膜化されており、高耐圧ワードドライバ構成となっており、メモリ1の信頼性を妨げることなく、動作の高速化を行う。

請求項（抜粋）：

メインワード線によって共通制御が行われ、前記メインワード線を多分割化してサブワード線とした階層形ワード線構成により構成され、前記サブワード線振幅の低電圧レベルを基準電圧よりも低い負電圧にするネガティブワード線方式の半導体集積回路装置であって、プリデコード信号に基づいて前記メインワード線の駆動を行う駆動信号ならびに駆動された前記メインワード線に対応する選択信号に基づいて前記サブワード線を駆動するサブワードドライバに用いられたMISトランジスタのゲート酸化膜厚のみを膜厚化し、高耐圧化することを特徴とする半導体集積回路装置。

IPC (2件)：

G11C 11/407 , H01L 27/10 481

FI (3件)：

G11C 11/34 354 D , H01L 27/10 481 , G11C 11/34 354 F

引用特許：

審査官引用 (6件)

半導体記憶装置
公報種別：公開公報出願番号：特願平6-097511 出願人：三菱電機株式会社
半導体装置
公報種別：公開公報出願番号：特願平5-195845 出願人：株式会社日立製作所
メモリシステム
公報種別：公開公報出願番号：特願平4-308226 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

全件表示

前のページに戻る