特許
J-GLOBAL ID：200903063477733031

不揮発性半導体記憶装置およびその製造方法、前記不揮発性半導体記憶装置を備えてなる携帯電子機器

発明者：
山内 祥光

山内 祥光 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-104294
公開番号（公開出願番号）：特開2007-281137
出願日： 2006年04月05日
公開日（公表日）： 2007年10月25日
要約：
【課題】1ビットあたりのメモリセル面積が小さく、しかも高い書き込み効率を実現することのできるメモリセル(メモリユニット)を備える不揮発性半導体記憶装置を提供する。【解決手段】基板上にゲート絶縁膜を介して配置されるゲート電極をそれぞれ有する第1トランジスタ部および第2トランジスタ部と、第1および第2トランジスタ部の間のいずれか一方の側の基板上に配置され電荷蓄積部とその電位を制御するための制御ゲート電極とを有する第1メモリトランジスタ部および第2メモリトランジスタ部と、第1メモリトランジスタ部と第2メモリトランジスタ部との間に基板上に配置される第3ゲート電極を有する分離トランジスタ部とからなるメモリユニットを備え、前記メモリユニットの第1メモリトランジスタ部の制御ゲート電極と第3ゲート電極と第2メモリトランジスタ部の制御ゲート電極とが共通の電極であることを特徴とする不揮発性半導体記憶装置。【選択図】図1
請求項（抜粋）：
基板上にゲート絶縁膜を介して配置されるゲート電極を有する第1トランジスタ部と、 基板上にゲート絶縁膜を介して配置されるゲート電極を有する第2トランジスタ部と、 第1および第2トランジスタ部の間の一方の側の基板上に配置され電荷蓄積部とその電位を制御するための制御ゲート電極とを有する第1メモリトランジスタ部と、 第1および第2トランジスタ部の間の他方の側の基板上に配置され電荷蓄積部とその電位を制御するための制御ゲート電極とを有する第2メモリトランジスタ部と、 第1メモリトランジスタ部と第2メモリトランジスタ部との間に基板上にゲート絶縁膜を介して配置される第3ゲート電極を有する分離トランジスタ部とからなるメモリユニットを備え、 前記メモリユニットの第1メモリトランジスタ部の制御ゲート電極と第3ゲート電極と第2メモリトランジスタ部の制御ゲート電極とが共通の電極であることを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件)：
H01L29/78 371 ,  H01L27/10 434
Fターム (20件)：
5F083EP18 ,  5F083EP22 ,  5F083EP30 ,  5F083EP48 ,  5F083ER02 ,  5F083ER06 ,  5F083ER19 ,  5F083ER21 ,  5F083ER29 ,  5F083GA09 ,  5F083JA04 ,  5F083ZA21 ,  5F101BA45 ,  5F101BB02 ,  5F101BB03 ,  5F101BC11 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05
引用特許：
出願人引用 (1件)
  • 特許第2862434号公報
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM