特許
J-GLOBAL ID：200903063830810312

SiC半導体装置

発明者：
前山 雄介

前山 雄介 について

, 
西川 恒一

西川 恒一 について

, 
清水 正章

清水 正章 について

, 
福田 祐介

福田 祐介 について

, 
岩黒 弘明

岩黒 弘明 について


出願人/特許権者：
新電元工業株式会社

新電元工業株式会社 について


代理人 (7件)： 志賀 正武 ,  高橋 詔男 ,  渡邊 隆 ,  青山 正和 ,  鈴木 三義 ,  西 和哉 ,  村山 靖彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-151373
公開番号（公開出願番号）：特開2006-332199
出願日： 2005年05月24日
公開日（公表日）： 2006年12月07日
要約：
【課題】 順方向サージに対する耐性を向上することができるSiC半導体装置を提供する。【解決手段】 半導体装置1aはMOSFETである。N+バルク層101において、主面101b側の表面領域には、高濃度のP型不純物を含むSiCを主組成としたP型領域109が形成されている。N+バルク層101の主面101b上には、N+バルク層101とオーミック接触を形成するドレイン電極膜109が形成されている。順方向サージが印加されても、N-ドリフト層102が伝導度変調され、オン抵抗が低下し、発熱量が低下するので、順方向サージに対する耐性を向上することができる。【選択図】 図1
請求項（抜粋）：
対向する第1および第2の主面を備え、第1導電型のSiCを含む第1の半導体層と、 前記第1の主面上に形成された、前記第1の半導体層よりも不純物濃度の低い第1導電型のSiCを含む第2の半導体層と、 前記第2の半導体層の表面領域に形成された、第2導電型のSiCを含む第1の導電領域と、 前記第1の導電領域の表面領域に形成された、前記第2の半導体層よりも不純物濃度の高い第1導電型のSiCを含む第2の導電領域と、 絶縁膜を隔てて前記第1の導電領域および前記第2の導電領域の一部と隣接するゲート電極膜と、 前記第2の導電領域上に形成された第1の電極膜と、 前記第1の半導体層において、前記第2の主面側の表面領域に形成された、第2導電型のSiCを含む第3の導電領域と、 前記第1の半導体層上および前記第3の導電領域上に形成された第2の電極膜と、 を有することを特徴とするSiC半導体装置。
IPC (4件)：
H01L 29/78 ,  H01L 29/12 ,  H01L 21/28 ,  H01L 29/417
FI (5件)：
H01L29/78 652T ,  H01L29/78 652G ,  H01L29/78 652J ,  H01L21/28 301B ,  H01L29/50 M
Fターム (13件)：
4M104AA03 ,  4M104BB01 ,  4M104BB02 ,  4M104BB05 ,  4M104BB14 ,  4M104CC01 ,  4M104DD78 ,  4M104FF06 ,  4M104FF31 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG18
引用特許：
出願人引用 (2件) 審査官引用 (16件)
全件表示

前のページに戻る

TOP

BOTTOM