特許
J-GLOBAL ID：200903064078073016

半導体装置

発明者：
鈴木 久満

鈴木 久満 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平10-289210
公開番号（公開出願番号）：特開2000-124403
出願日： 1998年10月12日
公開日（公表日）： 2000年04月28日
要約：
【要約】【課題】 表皮効果を抑制すると共に、配線抵抗を低減し、Q値の向上をはかる事が可能な半導体装置を提供する。【解決手段】 半導体基板101上に形成されたインダクタ配線構造20を有する半導体装置100であって、インダクタ形状を有するそれぞれの配線部層106、109、112が互いに各配線部層の全長に亘たって互いに接続部21を介して電気的に接続されており、積層されている複数個の配線部層106、109、112の内最上層を構成する当該平面的インダクタ形状を有する配線部層112の一部及び最下層を構成する当該平面的インダクタ形状を有する配線部層106の一部に、インダクタ配線構造20の外部回路に接続する配線部103、111が接続されている半導体装置。
請求項（抜粋）：
半導体基板上に形成された層間絶縁膜の表面及び内部に、互いに同一の平面形状を持った平面的インダクタ形状を有する複数個の配線部層が互いに同芯状に積層される様に堆積せしめられて形成されたインダクタ配線構造を有する半導体装置であって、当該平面的インダクタ形状を有するそれぞれの配線部層が互いに当該平面的インダクタ形状を有する各配線部層の全長に亘たって互いに接続部を介して電気的に接続されており、当該積層されている複数個の配線部層の内最上層を構成する当該平面的インダクタ形状を有する配線部層の一部及び最下層を構成する当該平面的インダクタ形状を有する配線部層の一部に、当該インダクタ配線構造の外部回路に接続する配線部が接続されている事を特徴とする半導体装置。
IPC (3件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/3205
FI (3件)：
H01L 27/04 L ,  H01L 21/88 A ,  H01L 27/04 D
Fターム (28件)：
5F033GG02 ,  5F033HH08 ,  5F033HH11 ,  5F033JJ01 ,  5F033KK08 ,  5F033KK11 ,  5F033MM12 ,  5F033MM13 ,  5F033PP06 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ31 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR15 ,  5F033VV08 ,  5F033XX08 ,  5F038AZ01 ,  5F038AZ04 ,  5F038CA02 ,  5F038CD18 ,  5F038DF02 ,  5F038EZ02 ,  5F038EZ11 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM