特許
J-GLOBAL ID：200903064134976547
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平10-128682
公開番号（公開出願番号）：特開平11-330274
出願日： 1998年05月12日
公開日（公表日）： 1999年11月30日
要約：
【要約】【課題】不揮発性メモリを有する半導体装置の製造方法に関し、トランジスタ特性の劣化を防止するとともに、フローティングゲートへのホットキャリア注入を容易にする構造を得ること。【解決手段】ゲート絶縁膜4、第一の半導体よりなるフローティングゲートFG、中間絶縁膜6、第二の半導体よりなるコントロールゲートCG及び保護絶縁膜9を順にストライプ状に形成した後に、それらのストライプ状の膜の側面と保護絶縁膜9の上面とコントロールゲートCGの両側の半導体基板1の表面とを覆う被覆絶縁膜10を気相成長法により50nm以下の厚さに形成し、ついで、コントロールゲートCGの両側方にある被覆絶縁膜10を通して半導体基板1に不純物を導入して不純物導入層12s,12dを形成する工程とを含む。
請求項（抜粋）：
半導体基板のメモリセル形成領域にゲート絶縁膜、第一の不純物含有半導体膜、中間絶縁膜、第二の不純物含有半導体膜及び保護絶縁膜を形成する工程と、前記第一の不純物含有半導体層、前記中間絶縁膜、前記第二の不純物含有半導体膜及び前記保護絶縁膜をパターニングすることにより、前記第一の不純物含有半導体層をフローティングゲートの形状にし、前記第二の不純物含有半導体層をコントロールゲートの形状にする工程と、前記フローティングゲート、前記中間絶縁膜、前記コントロールゲート及び前記保護絶縁膜の側面と前記保護絶縁膜の上面と前記コントロールゲートの両側の前記半導体基板の表面を覆う被覆絶縁膜を気相成長法により50nm以下、5nm以上の厚さに形成する工程と、前記コントロールゲートの両側方にある前記被覆絶縁膜を通して前記半導体基板に不純物を導入して不純物導入層を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
