特許

J-GLOBAL ID：200903064888498838

集積回路素子搭載用基板および集積回路装置

発明者： 棚橋 成夫 ,  野本 勝
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-329359
公開番号（公開出願番号）：特開2001-148448
出願日： 1999年11月19日
公開日（公表日）： 2001年05月29日
要約：

【要約】【課題】 端子電極の高密度化に従って、接地配線・電源配線のインダクタンスが増加し、集積回路素子への電源・接地電位の安定供給が困難となった。【解決手段】 絶縁基体2の上面の搭載部2aに集積回路素子9が搭載実装される集積回路素子搭載用基板1において、接地端子6および電源端子7は、搭載部2aの内側領域に、両端子を交互に略等間隔で3個以上並べた列を3列以上略平行に、かつ奇数番目の列同士および偶数番目の列同士における両端子の順番を同じにして配置するとともに、隣接する列の端子同士を列方向に端子間の間隔の略半分ずらせて配置されている集積回路素子搭載用基板1である。また、これに集積回路素子9を搭載実装して成る集積回路装置11である。接地配線および電源配線を低抵抗かつ低インダクタンスなものとして集積回路素子9を安定して動作させることができる。

請求項（抜粋）：

絶縁基体の上面に集積回路素子の搭載部を有し、内部に接地配線層、電源配線層および信号配線層が形成されるとともに、これら各配線層とそれぞれ電気的に接続された接地端子、電源端子および信号端子が前記搭載部に配列形成されて成り、これら各端子に前記搭載部に搭載される前記集積回路素子の下面の接地電極、電源電極および信号電極がそれぞれ電気的に接続される集積回路素子搭載用基板において、前記信号端子は前記集積回路素子の周辺領域に配置されており、前記接地端子および前記電源端子は、その内側領域に、両端子を交互に略等間隔で3個以上並べた列を3列以上略平行に、かつ奇数番目の列同士および偶数番目の列同士における両端子の順番を同じにして配置するとともに、隣接する列の端子同士を列方向に端子間の間隔の略半分ずらせて配置されていることを特徴とする集積回路素子搭載用基板。

IPC (2件)：

H01L 23/32 ,  H05K 1/02

FI (2件)：

H01L 23/32 D ,  H05K 1/02 N

Fターム (12件)：

5E338AA03 ,  5E338BB02 ,  5E338BB12 ,  5E338BB25 ,  5E338CC01 ,  5E338CC04 ,  5E338CC06 ,  5E338CD01 ,  5E338CD11 ,  5E338CD32 ,  5E338EE11 ,  5E338EE23

引用特許：

審査官引用 (4件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平5-232154   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 半導体セラミックパッケージ
  公報種別：公開公報   出願番号：特願平7-158455   出願人：株式会社住友金属セラミックス
• LSIパッケージの配線構造
  公報種別：公開公報   出願番号：特願平9-228548   出願人：富士通株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-075133   出願人：株式会社日立製作所