強誘電体メモリ及びその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：森哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-199987
公開番号（公開出願番号）：特開2002-026280
出願日： 2000年06月30日
公開日（公表日）： 2002年01月25日
要約：

【要約】【課題】製造プロセスでの制約を小さくできるようにした強誘電体メモリ及びその製造方法の提供。【解決手段】この発明は、強誘電体キャパシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とからなる。そして、そのパッシブマトリクスアレーをパッシブマトリクスアレーマイクロチップ41で形成するとともに、その周辺回路であるワードライン駆動回路43やビットライン駆動回路44を周辺回路基板42に形成し、パッシブマトリクスアレーマイクロチップ41を周辺回路基板42上に集積化するようにした。このため、パッシブマトリクスアレーとその周辺回路とを独立して製造できるので、パッシブマトリクスアレーを製造する際にその悪影響が周辺回路に及ばなくなり、製造プロセスでの制約を小さくできる。

請求項（抜粋）：

強誘電体キャパシタからなるメモリセルを配置させたパッシブマトリクスアレーと、このパッシブマトリクスアレーの周辺回路とを備えた強誘電体メモリであって、前記パッシブマトリクスアレーを微小構造体上に形成するとともに、前記周辺回路を基板上に形成し、前記微小構造体を前記基板上に集積化したことを特徴とする強誘電体メモリ。

IPC (8件)：

H01L 27/105 , H01L 25/16 , H01L 21/8244 , H01L 27/11 , H01L 27/10 471 , H01L 27/12 , H01L 29/786 , H01L 21/336

FI (7件)：

H01L 25/16 A , H01L 27/10 471 , H01L 27/12 B , H01L 27/10 444 C , H01L 27/10 381 , H01L 29/78 613 B , H01L 29/78 627 D

Fターム (18件)：

5F083BS00 , 5F083FR01 , 5F083GA21 , 5F083HA02 , 5F083JA15 , 5F083JA17 , 5F083LA04 , 5F083LA05 , 5F083LA10 , 5F083ZA14 , 5F110BB07 , 5F110BB08 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD05 , 5F110DD21 , 5F110QQ16

引用特許：

審査官引用 (7件)

特開平2-154389
半導体装置及びその製造方法、ならびにメモリコアチップ及びメモリ周辺回路チップ
公報種別：公開公報出願番号：特願平7-263382 出願人：松下電器産業株式会社
特開平4-364063

全件表示

前のページに戻る