特許
J-GLOBAL ID：200903065073919908
不揮発性メモリの書き込み回路
発明者：
出願人/特許権者：
代理人 (1件)：
芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-081795
公開番号（公開出願番号）：特開2000-276880
出願日： 1999年03月25日
公開日（公表日）： 2000年10月06日
要約：
【要約】【課題】 不揮発性メモリの書き込み時間を短縮する。【解決手段】 フラッシュメモリ1の1ページの全内容を書き換える場合、電源投入に伴いマイクロコンピュータ9の初期化時、レジスタ12の値がプログラム処理とは関係なくハードウエアで論理値「1」となる為、書き込み制御回路10は論路値「0」の指示信号PAGEWRTが供給されてフラッシュメモリ1の書き込み動作を制御する。即ち、フラッシュメモリ1における一連の書き換えシーケンスの中で、フラッシュメモリ1のページバッファ5、6に対する既存データの出力動作を禁止でき、書き込み時間を大幅に短縮できる。特に、フラッシュメモリ1は1セル当たりの書き込み時間が数msecと長い為、本発明の作用効果は顕著に現れる。
請求項（抜粋）：
データの電気消去及びデータの書き込み読み出しが可能な特性を有し、一定記憶容量の複数ブロックから成る不揮発性メモリと、前記不揮発性メモリを構成する1ブロック分の格納容量を有し、所定1ブロック中で書き換えを必要とするデータを格納するバッファ回路と、前記不揮発性メモリにおける所定1ブロックの全データ書き換え又は所定ブロックの一部データ書き換えを指示する指示データに応じて、前記不揮発性メモリの所定ブロックに対する書き込みシーケンスを制御する制御回路と、電源の投入に従い、前記所定1ブロックの全データ書き換え又は一部データ書き換えに応じて予めマスク処理された前記指示データが前記制御回路に対し出力可能状態にセットされる保持回路と、を備えたことを特徴とする不揮発性メモリの書き込み回路。
Fターム (6件)：
5B025AA00
, 5B025AB00
, 5B025AC00
, 5B025AD00
, 5B025AD04
, 5B025AE05
