特許
J-GLOBAL ID：200903065077414681
プリチャージ回路及びこれを用いた半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願2001-068063
公開番号（公開出願番号）：特開2002-269985
出願日： 2001年03月12日
公開日（公表日）： 2002年09月20日
要約：
【要約】【課題】プリチャージ速度の低下を抑える。【解決手段】ビット線と電源電位VDDとの間に接続されたPMOSトランジスタQ6及びQ7と、ビット線対間に接続されたPMOSトランジスタQ2、Q5、Q8及びQ11と、隣り合うビット線対の隣り合うビット線間に接続されたPMOSトランジスタQ21及びQ23とを有し、各PMOSトランジスタのゲート電極は、プリチャージ制御信号線PCGに接続されている。従来回路から省略されたトランジスタは、ビット線間を導通させるPMOSトランジスタQ2、Q5、Q8及びQ11で補われる。ビット線間を導通させるトランジスタの数は、2ビット線対に対し1つであり、また、隣り合う単位プリチャージ回路のトランジスタ配置が線対称であるのでビット線*B2とB3とを短絡するトランジスタが不要になり、1つのビット線対に対するプリチャージ回路のPMOSトランジスタ数は2.5より少ない。
請求項（抜粋）：
第1及び第2の信号線を所定電位にプリチャージするプリチャージ回路において、該第1信号線の第1端側と該所定電位との間及び該第2信号線の第2端側と該所定電位との間にそれぞれ接続された第1及び第2スイッチングトランジスタと、該第1端側及び該第2端側において該第1及び第2の信号線間にそれぞれ接続された第3及び第4スイッチングトランジスタと、を有することを特徴とするプリチャージ回路。
FI (2件)：
G11C 11/34 M
, G11C 11/34 345
5B015HH01
, 5B015HH03
, 5B015JJ21
, 5B015JJ37
, 5B015KA33
, 5B015KA34
, 5B015PP02
出願人引用 (6件)
全件表示
審査官引用 (3件)
前のページに戻る
