特許
J-GLOBAL ID：200903065399988276
導体パターンの形成方法および電子部品
発明者：
,
出願人/特許権者：
代理人 (5件)：
稲葉 良幸
, 大賀 眞司
, 大貫 敏史
, 深澤 拓司
, 田中 智典
公報種別：公開公報
出願番号（国際出願番号）：特願2006-352388
公開番号（公開出願番号）：特開2008-166390
出願日： 2006年12月27日
公開日（公表日）： 2008年07月17日
要約：
【課題】導電性基板を用いた場合において占積率を向上させるのに有用な導体パターンの形成方法、並びにさらなる小型化および薄型化を図った電子部品を提供する。【解決手段】本実施形態に係る導体パターンの形成方法は、導電性基板1上に、導電性基板を露出させる開口部をもつレジストを形成する工程と、導電性基板1を下地とした電気めっきにより、レジストの開口部内に露出した導電性基板1上に、第1導体層を形成する工程と、レジストを除去する工程と、第1導体層11の表面に表面絶縁層2を形成する工程と、導電性基板1を下地とした電気めっきにより、第1導体層11以外の領域における導電性基板1上に、第2導体層12を形成する工程と、を有する。【選択図】図5
請求項（抜粋）：
導電性基板上に、前記導電性基板を露出させる開口部をもつレジストを形成する工程と、
前記導電性基板を下地とした電気めっきにより、前記レジストの前記開口部内に露出した前記導電性基板上に、第1導体層を形成する工程と、
前記レジストを除去する工程と、
前記第1導体層の表面に表面絶縁層を形成する工程と、
前記導電性基板を下地とした電気めっきにより、前記第1導体層以外の領域における前記導電性基板上に、第2導体層を形成する工程と、
を有する導体パターンの形成方法。
IPC (2件)：
FI (2件)：
H01F41/04 C
, H01F17/00 B
5E062DD01
, 5E070AA01
, 5E070AB02
, 5E070CB12
出願人引用 (1件)
審査官引用 (6件)
全件表示
前のページに戻る
