特許
J-GLOBAL ID:200903065440589324
不揮発性半導体記憶装置
発明者:
,
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (2件):
伊丹 勝
, 田村 和彦
公報種別:公開公報
出願番号(国際出願番号):特願2008-065886
公開番号(公開出願番号):特開2009-224466
出願日: 2008年03月14日
公開日(公表日): 2009年10月01日
要約:
【課題】ゲート絶縁層の信頼性とデータ保持特性を向上させた不揮発性半導体記憶装置を提供する。【解決手段】不揮発性半導体記憶装置100は、半導体基板Baに対して垂直方向に延びるメモリ柱状半導体層38と、メモリ柱状半導体層38の側壁側に電荷蓄積層36を介して形成された第1〜第4ワード線導電層32a〜32dと、第1〜第4ワード線導電層32a〜32dの上下に形成された第1〜第5ワード線間絶縁層31a〜31eとを備える。第1〜第4ワード線導電層32a〜32dのメモリ柱状半導体層38側の側壁は、上方から下方へと移動するに従いメモリ柱状半導体層38の中心軸から離れる方向へ傾斜するように形成されている。第1〜第5ワード線間絶縁層31a〜31eのメモリ柱状半導体層38側の側壁は、上方から下方へと移動するに従いメモリ柱状半導体層38の中心軸に近づく方向へ傾斜するように形成されている。【選択図】図4
請求項(抜粋):
電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスを有する不揮発性半導体記憶装置であって、
前記メモリストリングスは、
基板に対して垂直方向に延びる柱状半導体層と、
前記柱状半導体層の側壁側にメモリ層を介して形成された複数の導電層と、
前記導電層の上下に形成された層間絶縁層と
を備え、
前記各導電層の前記柱状半導体層側の側壁は、上方から下方へと移動するに従い前記柱状半導体層の中心軸から離れる方向へ傾斜するように形成され、
前記各層間絶縁層の前記柱状半導体層側の側壁は、上方から下方へと移動するに従い前記柱状半導体層の中心軸に近づく方向へ傾斜するように形成されている
ことを特徴とする不揮発性半導体記憶装置。
IPC (7件):
H01L 21/824
, H01L 29/788
, H01L 29/792
, H01L 27/115
, H01L 27/10
, H01L 45/00
, H01L 49/00
FI (6件):
H01L29/78 371
, H01L27/10 434
, H01L27/10 481
, H01L27/10 451
, H01L45/00 Z
, H01L49/00 Z
Fターム (22件):
5F083EP18
, 5F083EP22
, 5F083EP33
, 5F083EP34
, 5F083EP75
, 5F083ER21
, 5F083FZ10
, 5F083GA10
, 5F083GA21
, 5F083JA04
, 5F083JA39
, 5F083JA40
, 5F083JA60
, 5F083PR09
, 5F101BA45
, 5F101BA61
, 5F101BB02
, 5F101BD16
, 5F101BD22
, 5F101BD30
, 5F101BD33
, 5F101BE07
引用特許:
出願人引用 (1件)
審査官引用 (7件)
全件表示
前のページに戻る