シリコンゲルマニウムゲートを利用した半導体素子及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：志賀正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-080765
公開番号（公開出願番号）：特開2003-318283
出願日： 2003年03月24日
公開日（公表日）： 2003年11月07日
要約：

【要約】【課題】シリコンゲルマニウムゲートを利用したCMOS半導体素子及びその製造方法を提供する。【解決手段】シリコンゲルマニウム電極膜がPMOS領域のみで形成され、NMOS領域には形成されないように、ゲート絶縁膜、選択的膜質である導電性電極膜、シリコンゲルマニウム電極膜及び導電性非晶質電極膜を順次に半導体基板上に形成した以後に、写真エッチング工程を通じてNMOS領域のシリコンゲルマニウム電極膜を除去してPMOS領域のみにシリコンゲルマニウム電極膜を残す。

請求項（抜粋）：

NMOS領域及びPMOS領域を限定する素子分離領域が形成された結果の半導体基板の全面にゲート酸化膜を形成する段階と、前記ゲート酸化膜上にシリコンゲルマニウム膜及び非晶質導電膜を順次に形成する段階と、前記NMOS領域上の非晶質導電膜及びシリコンゲルマニウム膜を除去する段階と、前記NMOS領域上の非晶質導電膜及びシリコンゲルマニウム膜を除去した結果の半導体基板の全面にポリシリコン膜を形成する段階と、前記ゲート絶縁膜が露出されるまで前記積層された導電膜質をパターニングして前記NMOS領域及び前記PMOS領域に各々ゲート電極を形成する段階とを含むことを特徴とする半導体素子の形成方法。

IPC (8件)：

H01L 21/8238 , H01L 21/28 301 , H01L 21/28 , H01L 21/306 , H01L 21/3065 , H01L 27/092 , H01L 29/423 , H01L 29/49

FI (7件)：

H01L 21/28 301 A , H01L 21/28 301 D , H01L 21/28 301 Z , H01L 27/08 321 D , H01L 29/58 G , H01L 21/302 105 A , H01L 21/306 T

Fターム (42件)：

4M104AA01 , 4M104BB01 , 4M104BB20 , 4M104BB21 , 4M104BB36 , 4M104BB37 , 4M104BB40 , 4M104CC05 , 4M104DD02 , 4M104DD55 , 4M104DD64 , 4M104DD65 , 4M104DD78 , 4M104DD81 , 4M104DD83 , 4M104DD84 , 4M104FF13 , 4M104FF14 , 4M104GG10 , 4M104HH05 , 5F004DA01 , 5F004DA23 , 5F004DB00 , 5F004DB01 , 5F043AA18 , 5F043BB10 , 5F048AA07 , 5F048AC03 , 5F048BA01 , 5F048BA14 , 5F048BB01 , 5F048BB04 , 5F048BB05 , 5F048BB08 , 5F048BB10 , 5F048BB11 , 5F048BB13 , 5F048BC06 , 5F048BD04 , 5F048BF06 , 5F048BG13 , 5F048DA25

引用特許：

審査官引用 (5件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平5-351053 出願人：株式会社東芝
半導体集積回路装置及びその製造方法
公報種別：公開公報出願番号：特願2000-331089 出願人：株式会社日立製作所
MIS型半導体装置の製造方法
公報種別：公開公報出願番号：特願2000-138092 出願人：日本電気株式会社

全件表示

前のページに戻る