特許
J-GLOBAL ID：200903066950527990

半導体装置およびその製造方法

発明者：
渡辺 泰正

渡辺 泰正 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2003-325949
公開番号（公開出願番号）：特開2005-093775
出願日： 2003年09月18日
公開日（公表日）： 2005年04月07日
要約：
【課題】トレンチ内部の絶縁体に埋め込まれるフィールドプレートの長さ(距離L)を短くして製造マージンを大きくした場合でも、高い耐圧と低いオン抵抗値を得ることができる半導体装置およびその製造方法を提供すること。【解決手段】トレンチ横型MOSFETにおいて、トレンチ4に沿うように形成されるn- オフセットドレイン領域5において、底部のn- オフセットドレイン領域5bの実効不純物表面濃度Ctbを側壁部のn- オフセットドレイン領域5aの実効不純物表面濃度Ctsより高くすることで、距離Lを短くしても、高い耐圧を得ることができて、且つ、オン抵抗を低減できる。また、フィールドプレート形成の製造マージンを大きくできる。【選択図】 図1
請求項（抜粋）：
第1導電型の半導体基板に形成されたトレンチと、該トレンチに沿うように前記半導体基板に形成された第2導電型のオフセットドレイン領域と、前記トレンチに充填された絶縁体と、該絶縁体に一部が埋め込まれたフィールドプレートとを具備する半導体装置において、 前記トレンチの底部に形成された前記オフセットドレイン領域の実効不純物表面濃度が、側壁部に形成された前記オフセットドレイン領域の実効不純物表面濃度より高いことを特徴とする半導体装置。
IPC (3件)：
H01L29/78 ,  H01L21/225 ,  H01L21/265
FI (5件)：
H01L29/78 301D ,  H01L21/225 P ,  H01L29/78 301W ,  H01L21/265 R ,  H01L21/265 V
Fターム (21件)：
5F140AA25 ,  5F140AA30 ,  5F140AC21 ,  5F140AC22 ,  5F140BH05 ,  5F140BH13 ,  5F140BH14 ,  5F140BH30 ,  5F140BH41 ,  5F140BH43 ,  5F140BH45 ,  5F140BH47 ,  5F140BH49 ,  5F140BK02 ,  5F140BK08 ,  5F140BK13 ,  5F140BK14 ,  5F140BK16 ,  5F140BK18 ,  5F140BK21 ,  5F140CD09
引用特許：
出願人引用 (3件) 審査官引用 (3件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2001-286517   出願人：富士電機株式会社
  • 特開平2-067765
  • DMOSトランジスタの製造方法
    公報種別：公開公報   出願番号：特願2002-192154   出願人：アトメルジャーマニーゲーエムベーハー

前のページに戻る

TOP

BOTTOM