特許
J-GLOBAL ID:200903067186961601

多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 田下 明人 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-177244
公開番号(公開出願番号):特開2001-007529
出願日: 1999年06月23日
公開日(公表日): 2001年01月12日
要約:
【要約】【課題】 平坦に形成することで、接続性、信頼性に優れた多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法を提案する。【解決手段】 配線40及びめっきポスト42を樹脂絶縁層46で覆い、該めっきポスト及び樹脂絶縁層46を研磨した上に、該めっきポスト42を介して上層の配線140との接続を行っている。さらに上層の配線140、めっきポスト140及び樹脂絶縁層146も同様に形成してある。めっきポストを、配線パターンの上に形成することにより、高さを均一にし易くなり、基板に凹凸ができず接続性、信頼性に優れた多層プリント配線板を得ることができる。
請求項(抜粋):
めっきにより形成した配線の上に、ビアとなるめっきポストを形成し、該めっきポストを介して上層の配線との接続を行うことを特徴とする多層プリント配線板。
IPC (2件):
H05K 3/46 ,  H01L 23/12
FI (3件):
H05K 3/46 N ,  H05K 3/46 E ,  H01L 23/12 N
Fターム (27件):
5E346AA02 ,  5E346AA12 ,  5E346AA15 ,  5E346AA43 ,  5E346BB01 ,  5E346BB16 ,  5E346CC08 ,  5E346CC31 ,  5E346DD02 ,  5E346DD03 ,  5E346DD22 ,  5E346DD32 ,  5E346DD33 ,  5E346DD47 ,  5E346EE33 ,  5E346EE35 ,  5E346EE38 ,  5E346FF24 ,  5E346FF35 ,  5E346GG01 ,  5E346GG17 ,  5E346GG22 ,  5E346GG23 ,  5E346GG25 ,  5E346GG27 ,  5E346HH07 ,  5E346HH21
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る