特許
J-GLOBAL ID:200903067286759109
半導体集積回路装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2002-017838
公開番号(公開出願番号):特開2003-218682
出願日: 2002年01月28日
公開日(公表日): 2003年07月31日
要約:
【要約】【課題】電源電圧を制御する回路ブロックを流用する場合には、貫通電流を防止するためのインターフェースを再設計することが必要になってしまう。このことは、低電力化した回路ブロックが流用されることを妨げるおそれがある。【課題手段】第1回路ブロックBLK1と、第2回路ブロックDRV1と、第1回路ブロックと第2回路ブロックとを接続する変換回路MIO1とを有する。第1回路ブロックは、電源電圧が供給される第1モードと電源電圧の供給が遮断される第2モードとを有しており、変換回路は第1回路ブロックが第2モードにある場合には、上記第2回路ブロックの入力ノードの電位をいずれかの動作電位に固定して貫通電流が流れるのを抑制する機能を有する。回路ブロックの接続にあたっては、かかる接続回路を共通的に用いる(MIO1〜MIO4)。
請求項(抜粋):
第1ノード及び第2ノードと、上記第1ノードと第3ノードとにより定められる電源電圧が供給される第1回路ブロックと、上記第3ノードと上記第2ノードとの間にソース・ドレイン経路を有する第1MOSトランジスタと、上記第1MOSトランジスタのオン状態とオフ状態とを制御する第1制御回路と、上記第1ノードと上記第2ノードとにより定められる電源電圧が供給され、上記第1回路ブロックの出力が入力される第1変換回路と、第3ノード及び第4ノードと、上記第3ノードと上記第4ノードとにより定められる電源電圧が供給され、上記第1変換回路の出力が入力される第2変換回路とを有し、上記第1制御回路は、上記第1MOSトランジスタがオン状態に制御される場合には第1状態の第1制御信号を上記第1変換回路に出力し、上記第1変換回路は上記第1回路ブロックの出力の変化に応じて変化する信号を上記第2変換回路に出力し、上記第1制御回路は、上記第1MOSトランジスタがオフ状態に制御される場合には第2状態の第1制御信号を上記第1変換回路に出力し、上記第1変換回路はその出力を上記第1ノードまたは上記第2ノードの電位に制御する半導体集積回路装置。
IPC (5件):
H03K 19/00
, H01L 21/82
, H01L 21/822
, H01L 27/04
, H03K 19/0944
FI (5件):
H03K 19/00 A
, H03K 19/094 A
, H01L 27/04 M
, H01L 21/82 D
, H01L 21/82 L
Fターム (22件):
5F038CD02
, 5F038CD03
, 5F038DF01
, 5F038DF04
, 5F038DF05
, 5F038DF17
, 5F038DT06
, 5F038EZ20
, 5F064BB09
, 5F064BB12
, 5F064BB26
, 5F064BB31
, 5F064BB40
, 5F064CC12
, 5F064DD34
, 5F064EE52
, 5F064EE57
, 5J056AA00
, 5J056BB17
, 5J056BB19
, 5J056DD13
, 5J056GG04
引用特許:
審査官引用 (5件)
-
半導体集積回路
公報種別:公開公報
出願番号:特願2000-210762
出願人:沖電気工業株式会社
-
特開平2-084815
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願平9-209084
出願人:株式会社日立製作所
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願2001-119032
出願人:株式会社日立製作所
-
トランジスタ回路
公報種別:公開公報
出願番号:特願2000-343330
出願人:ソニー株式会社
全件表示
前のページに戻る