半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：亀谷美明 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-210762
公開番号（公開出願番号）：特開2002-026711
出願日： 2000年07月12日
公開日（公表日）： 2002年01月25日
要約：

【要約】【課題】スレッショルド電圧の低い素子および高い素子が混在した半導体集積回路においてパワーダウン時の低消費電流を実現し,誤動作を防止すること。【解決手段】 LVTブロック130とHVTブロック140を有する半導体集積回路100において,LVTブロック130の電源をコントロールするパワースイッチ120と,LVTブロック130に電源を供給しない時,LVTブロック130からの出力信号を所定のレベルに固定する出力ラッパー150と,LVTブロック130に電源を供給しない時,LVTブロック130への入力電圧を所定のレベルに固定する入力ラッパー160とを備えるように構成する。

請求項（抜粋）：

異なるスレッショルド電圧をもつ素子が混在する半導体集積回路において,低いスレッショルド電圧を持つ素子で構成されるブロックの電源をコントロールする手段と,前記低いスレッショルド電圧を持つ素子で構成されるブロックの電源を供給しない時,前記低いスレッショルド電圧を持つ素子で構成されるブロックからの出力信号を所定のレベルに固定する手段と,前記低いスレッショルド電圧を持つ素子で構成されるブロックに電源を供給しない時,前記低いスレッショルド電圧を持つ素子で構成されるブロックへの入力電圧を所定のレベルに固定する手段とを有することを特徴とする半導体集積回路。

Fターム (12件)：

5J056AA00 , 5J056BB02 , 5J056BB17 , 5J056CC03 , 5J056DD13 , 5J056DD29 , 5J056DD43 , 5J056EE07 , 5J056EE11 , 5J056FF01 , 5J056FF07 , 5J056FF08

引用特許：

出願人引用 (10件)

半導体集積回路
公報種別：公開公報出願番号：特願平3-179252 出願人：富士通株式会社
論理回路およびその製造方法
公報種別：公開公報出願番号：特願平9-131136 出願人：日本電信電話株式会社
半導体集積回路
公報種別：公開公報出願番号：特願平8-013221 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社

全件表示

審査官引用 (10件)

半導体集積回路
公報種別：公開公報出願番号：特願平3-179252 出願人：富士通株式会社
論理回路およびその製造方法
公報種別：公開公報出願番号：特願平9-131136 出願人：日本電信電話株式会社
半導体集積回路
公報種別：公開公報出願番号：特願平8-013221 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社

全件表示

前のページに戻る