半導体パッケ-ジの製造法

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：若林邦彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-098487
公開番号（公開出願番号）：特開平8-293510
出願日： 1995年04月24日
公開日（公表日）： 1996年11月05日
要約：

【要約】【目的】高密度実装ができ、かつ耐湿性にすぐれた表面実装型エリアアレイパッケージを提供する。【構成】成形金型内にニッケル層を介して配線を形成した銅箔をセットし、半導体用エポキシ封止材を用いて凹みのある平板状成形品を成形し、次いで銅箔とニッケルを除去して配線付成形板を作る。凹みにチップを搭載し金線、はんだバンプ、異方導電フィルムなどを用いてチップと配線との接続をとり、凹みを液状エポキシ封止材で封止する。さらに平坦部の配線にはんだボールを配置し外部の配線板との接続を可能にする。【効果】小型化、配線の微細・高精度化に対応可能でかつ耐湿性等の信頼性に優れ、低コストで大量生産に適した半導体パッケージが供給可能となった。

請求項（抜粋）：

1A.導電性仮支持材に外部配線基板と電気的に接続するための格子状に配列された第一の接続部を形成する工程、1B.導電性仮支持材に形成された第一の接続部を樹脂封止材で封止する工程、1C.導電性仮支持材を除去すると共に樹脂封止材面に第一の接続部と導通する配線パタ-ンを形成する工程、1D.配線パタ-ンと導通する第二の接続部を形成する工程、1E.半導体チップを搭載すると共に半導体チップ端子と第二の接続部を導通する工程、1F.半導体チップを樹脂封止材で封止する工程を含むことを特徴とする半導体パッケ-ジの製造法。

IPC (3件)：

H01L 21/56 , H01L 23/28 , H01L 23/48

FI (4件)：

H01L 21/56 R , H01L 21/56 E , H01L 23/28 Z , H01L 23/48 J

引用特許：

審査官引用 (7件)

印刷配線板の製造方法
公報種別：公開公報出願番号：特願平5-223329 出願人：株式会社東芝
特開昭57-079652
特開平1-293545

全件表示

前のページに戻る